SU824441A1 - Subtracting parallel counter - Google Patents

Subtracting parallel counter Download PDF

Info

Publication number
SU824441A1
SU824441A1 SU792788928A SU2788928A SU824441A1 SU 824441 A1 SU824441 A1 SU 824441A1 SU 792788928 A SU792788928 A SU 792788928A SU 2788928 A SU2788928 A SU 2788928A SU 824441 A1 SU824441 A1 SU 824441A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
counter
main
zero
triggers
Prior art date
Application number
SU792788928A
Other languages
Russian (ru)
Inventor
Василий Павлович Гаврюшенко
Любовь Александровна Русанова
Original Assignee
Ордена Ленина Институт Кибернетикиан Украинской Ccp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетикиан Украинской Ccp filed Critical Ордена Ленина Институт Кибернетикиан Украинской Ccp
Priority to SU792788928A priority Critical patent/SU824441A1/en
Application granted granted Critical
Publication of SU824441A1 publication Critical patent/SU824441A1/en

Links

Landscapes

  • Control By Computers (AREA)

Description

(54 ) ВЫЧИТАЩИЙ ПАРАЛЛЕЛЬНЫЙ СЧЕТЧИК(54) DETAILED PARALLEL COUNTER

Claims (1)

Изобретение относитс  к вьачислительной технике и автоматике и может быть использовано в устройствах управлени ,вычислительных машин дл  подсчета циклов в операци х ускоренного счета а также дл  стирани  обслуженных запросов на прерывание програм Ф11. Известен вычитаюций параллельный счетчик, каждый разр д которого содержит по одному основному триггеру с вентил ми установки в единицу и вентил ми установки в ноль и поодному вспомогательному триггеру с вентил ми установки в единицу и вентил ми установки в, причем вентиль установки в единицу каждого основного триггера соединен с нулевыми выходцами вспомогателышх триг геров своего и всех предьщущих разр сдов и с шиной пр мых счетных импульсов , вентиль установки в ноль каждого основного триггера соединен с нулевыми выходами вспЬмогательных триггеров всех предьшУ1Цих разр дов, единичным выходом вспомогательного триггера своего разр да и с авлна  пр мых счетных импульсов. Вентшщ на входах вспомогательных триггеров соединены с одноименными выходами основных триггеров своего разр да и с шиной инверсных счетных импульсов. При такой организации счетчика с поступлением сигнала счета показание счетчика измен етс  на единицу, т.е. на 2° 1. Недостатком известного устройства  вл ютс  ограниченные функциональные возможности, а именно отсутствие воаможности счета двоек, четверок и любого другого числа 2, Цель изобретени  - расширение функциональных возможностей, а имен .но получение возможности счета любогр числа сохранении регул рности структуры счетчика. Поставленнс1  цель достигаетс  тем, что в вычитающий параллельный счетчик, каждый разр д котсчрого содержит основной и вспомогательный триггеЕ л, вентили установки в ноль и в единицу на входах, причем выходы основного триггера соединены с одноименными входги«м вспомогательного триггера, а выходы вспомогательного триггера соединены с противоположными входами основного триггера, вхопы вентилей установки основных и вспомогательных триггеров соединены соответственно с шинами пр мых и и веу с№лз ( счетных импульсов, нулевойвыход Ксшдого вспомогательного триг гера соединен с вентил ми установки основных триггеров последующих старших разр дов, введен регистр сдинако вой разр дности со счетчиком и в вентили установки в единицу основных триггеров введен дополнительный вход соединенными с единичным выхог дом триггера регистра одноименного разр да. . чертеже представлена схема выч такхцегю параллельного счетчика. Устройство содержит основные 1, 2 и 3 и вспомогательные 4, 5 и б триггеры , вентили 7, 8 и 9 установки в ноль ивентили 10, 11 и 12 установ ки в единицу основных триггеров, . вентили 13, 14 и 15 и вентили 16, 17 и 18 установки в ноль и,в единицу соответственно всцомогательшах триггеров, шину А. пр мых счатмых импульсов и шину Л инверс11ых счетных импульсов, а также регистр на триггерах 19, 20 и 21, разр дность которого равна разр дности счетчика. Еди ничные выходы 22, 23 и 24 триггеров 19, 20 и 21 регистра соединены с допопнительньомй входами вентилей 10, ill и 12 установки в единицу основных триггеров одноименных разр дов счетчика. Цепи записи триггеров 19, 20 и 21 регистра на схеме не указаны Устройство работает следующим образом . Рассмотрим работу счетчика, когда в регистре неисод тс  крайние коды, т.е, когда во все разр ды регистра .записаны единицы и нули. В первом случае счетчик настроен на .вычитание единиц/ т.е. , так как на дополнительных входах вентилей 10, 11   12 установки в единицу основных триггеров 1, 2 и 3 высокие потенциалы, разрешаюв ие прохождение пр мых счетных импульсов, поступающих на шину А, т.е. работа счетчика не отличаетс  от прототипа. Во втором случае счетчик настроен на поразр дное стирание информации,так как На дополнительных входах вентилей 10, 11 и 12 установки а единицу основных Диггеров 1, 2 и 3 низкие потенциалы Допустим, в счетчике записан код ill (все разр ды наход тс  в единице ), а в регистре- 000 . Дл  счет . ных импульсов вентили 10, 11 и 12 на единичных входах основных триггеров закрыты низким потенгщалом с выходов 22, 23 и 24 триггеров регистра, вентили 7 и 8 закрыты дл  первого счетного импульса по информационным вхо дгш,, и откЕ«1Т только Ъентиль 9 на ну левом входе основного триггера 3 ну левого разр да, в результате першай -.счетный импульс установит триггер 3 в ноль, а состо ние остальных тригге jjpOB не изменитс . Код в счетчике ста йвт равным 110 . После порезгшвси его во вспомогательные триггеры дл  счетных импульсов открыт только вентиль 8 на нулевом входе основ ого триггера первого разр да, а вентили 7и 9 закрыты по информационным входам . Второй счетный импульс установит триггер 2 в.ноль, код в счетчике станет равным 100 . После перезаписи его во вспомогательные триггеры дл  третьего счетного импульса отк-. рыт только ве,нтш1ь 7 на нулевом вхо- де основного триггера 1 второго разр да , а вентили 8 и 9 закрыты по ин- . формационным входам. Третий счетный импульс устанавливает триггер 1 в ноль. Таким образом, трем  счетными импульсами последовательно стираютс  единицы в трех разр дах счетчика., начина  с младшего. Такой режим работы счетчика удобно использовать дл  стирани  обслуженных запросов в устройствах прерывани . Все промежуточные коды в регистре между крайними определ ют различные режимы работы счетчикс1, причем интерес представл ют коды,.у которых п-младших нулей и m-n старших единиц, .где т-разр дность счетчика. В зтом случае на каждом счетном импульсе в счетчике происходит последовательное стирание единиц вплоть до п-ого разр да. Причем количество счетных импульсов равно числу единиц в п младших разр дах счетчика. Начина  с п+1 разр да на каждом счетном импульсе из. счетчика будет вычитатьс  число 2, Например, пусть в трехразр дном счетчике записано число 111, а в регистре - 110. При этом вентиль 12 на единичном входе основного триггера 3 нулевого разр да будет посто нно закрыт дл  счетных импульсов по дополнительному входу, а вентили 10- и 11 на единичных входах основных триггеров 1 и 2 по дополнительным входам открыты , но закрыты по информационным входам низкими потенциалами инверсных выходов вспомогательшлх триггеров 4и 5. Первый счетный импульс проходит только через вентиль 9 на нулевом входе основного триггера 3 нулевого разр да и устанавливает его в ноль, в результате в счетчике KQQ числа станет равным iiO. После перезаписи его во вспомогдтельнсю триггеры вентиль 9 на нулевом основного триггера дл  счетных импульсов закрыт низким потенциале с единичного выхода вспомогательного триггера б нулевого. рг1эр ; а, а вентили ip, 11 й 7 закрыты низким потенциалом инв .ерсного выхсщ вспомогательного триггёра 5 ciepBOro разр да. Дл  вторрго счзхжмго. импульса открыт будет только вентиль 8 на нулевом входе основного триггера первого разр да. 8результате чего триггер 2 устанав7шваетс  в ноль, и в счетчике останетс  код 100, т.е. показание его меньшитс  на двойку (2). После перезаписи кода во вспомогательные триггеры вентиль 9 по-прежнему остаг етс  закрытым, вентили 10 и 8 тоже будут закрыты по информационным входам , а дл  третьего счетного импульса открытыми будут вентиль 7 на нулевом входе основного триггера 1 вто рого разр да и вентиль 11 на единичном входа основного триггера 2 первого разр да. В результате прихода третьего счетного импульса основной триггер 1 второго разр да устанавливаетс  в ноль, а триггер 2 - в единицу. Код числа в счетчике таким образом станет равным 010, т.е. оп ть уменьшитс  на двойку (2). После перезаписи кода во вспомогательные триггеры дл  счетных импулы сов открыт вентиль 8 на нулевом входе основного триггера 2 перво го разр да, остальные вентили 10, 11 7 и 9 на входах основных триггеров закрыты по информационным входам, а вентиль 12 - по дополнительному вхоДУ . После прихода четвертого счетного .импульса, который пройдет через вентиль 8,. основной триггер .2 первого разр да устанавливаетс  в ноль., и пе ресчет числа в счетчике заканчиваетс . Таким образом, при состо нии рег стра 110 на первом счетном импульсе .произошло стирание единицы в нулевом разр де счетчика, на всех осталышх счетных импульсах из счетчика вычита лась двойка (т.е. остаток был пересчитан по двойкам - 2М и число 7 было вычтено из.счетчика за 4 такта (имеет место ускорение счета). Если в регистр записать код 100 (а в счет чике по-прежнему 111), то содержимое , счетчика пересчитаетс  за три такта , причем на первом счетном импульсе из счетчика вычитаетс  единица 8 ( 2°), на втором счетном импульсе двойка (2) , на третьем счетном импульсе - Четверка (2). Аналогично построенный многоразр дньй счвтчик можно таким же способом настроить на вычитание из него восьмерок, шестнадцати и т.д., причем степень мак- . симально вычитаемого числа определ етс  крайней правой единицей в ксщв числа, 3аписанного.в регистр. Формула изобретени  Вычитакщий параллельный счетчик, каждый разр д которого содержит основной и вспомогательный триггеры вентили установки в ноль и в единицу на входах, причем выходы основгного триггера соединены с одноименными входами вспомогательного триггера (, а выходы вспомогательного триггера соединены с противоположными входам основного триггера, входы вентилей установки основных и вспомогательных . триггеров соединены соответственно .с шинами пр мых и инверсных счетных импульсов, нулевой выход каждого вспомогательного триггера соединен с вентил ми установки основных триггеров после уюкдах старших разр дов, отличающий с   тем, что, с целью расширени  функциональных возможноатей , введен регистр одинаковой разр дности со счет.чнком и в вентили установки в единицу основных триггеров введен дополнительный вход, соединенный с единичным выходом триггера одноименного разр да. Источники информации, прин тые вд внимание при экспертизе 1. Майоров С.А. и Новиков Г.И. Принципы организации цифровых машин. Л., Машиностроение, 1974, с. 136141 .The invention relates to computational techniques and automation and can be used in control devices, computers for counting cycles in accelerated counting operations, as well as for erasing the serviced interrupt requests of the F11 program. Known for subtractions is a parallel counter, each bit of which contains one main trigger with installation valves in the unit and installation valves in zero and one auxiliary trigger with installation valves in the unit and installation valves in, and the installation valve in the unit of each main trigger connected to zero origin of auxiliary triggers of its own and all previous discharges and with a bus of direct counting pulses, the valve for setting zero of each main trigger is connected to zero outputs. atelnyh predshU1Tsih triggers all bits output a single auxiliary trigger its discharge and avlna straight countable pulses. A drive at the inputs of the auxiliary triggers is connected to the same outputs of the main triggers of its own discharge and to the bus of inverse counting pulses. With such an organization of the counter with the arrival of the counting signal, the counter reading changes by one, i.e. by 2 ° 1. A disadvantage of the known device is the limited functionality, namely the lack of double counting, quadruples and any other number 2, the purpose of the invention is to expand the functionality, and the names to get the ability to count any number by keeping the counter structure regular. The goal is achieved by the fact that in a subtracting parallel counter each discharge contains a main and auxiliary trigger, installation valves at zero and one at the inputs, and the outputs of the main trigger are connected to the same inputs of the auxiliary trigger, and the outputs of the auxiliary trigger are connected with opposite inputs of the main trigger, the inputs of the installation valves of the main and auxiliary triggers are connected respectively to the direct and and to the bus with the tires (counting pulses, zero output The secondary auxiliary trigger is connected to the main trigger installation valves of the next higher bits, the alarm register with the counter is entered, and an additional input is connected to the unit of the main trigger trigger in the installation valves connected to the unit output of the similar-discharge register trigger. Calculating the parallel counter. The device contains the main 1, 2 and 3 and auxiliary 4, 5 and b triggers, gates 7, 8 and 9 of the installation in zero fan 10, 11 and 12 installations in the unit of the main trigger in,. valves 13, 14, and 15 and valves 16, 17, and 18 are set to zero and, into a unit, respectively, complete brakes of triggers, bus A. direct received pulses and bus L inverse counting pulses, as well as a register on triggers 19, 20, and 21, bit which is equal to the counter size. The unit outputs of the 22, 23, and 24 triggers of the 19, 20, and 21 registers are connected to the additional inputs of the gates 10, ill, and 12 units per unit of the main triggers of the counter bits of the same name. Circuit write triggers 19, 20 and 21 of the register are not indicated on the diagram. The device works as follows. Consider the operation of the counter when the extreme codes are not in the register, that is, when the bits and zeros are written in all bits of the register. In the first case, the counter is set to. Subtract units / i. , since the additional inputs of the valves 10, 11 12 install into the unit of the main triggers 1, 2 and 3 high potentials, allowing the passage of direct counting pulses fed to the bus A, i.e. the operation of the counter does not differ from the prototype. In the second case, the counter is set to bit erase information, since the additional inputs of the valves 10, 11 and 12 are installed and the unit of the main Diggers 1, 2 and 3 has low potentials. Suppose that the code is recorded in the counter ill (all bits are in the unit) , and in the register- 000. For the account. 10, 11, and 12 at the single inputs of the main triggers are closed by a low potential from outputs 22, 23, and 24 of the register trigger, valves 7 and 8 are closed for the first counting pulse at the information inputs, and from “1T only I-fan 9 by the left input of the main trigger 3 is of the left-hand bit; as a result, the pershay-counted pulse sets trigger 3 to zero, and the state of the remaining jjpOB trigger does not change. The code in the hundred yvt counter is 110. After it is cut into auxiliary triggers for counting pulses, only valve 8 is open at the zero input of the main trigger of the first discharge, and valves 7 and 9 are closed at the information inputs. The second counting impulse sets the trigger 2 in the zero, the code in the counter becomes equal to 100. After rewriting it to the auxiliary triggers for the third counting pulse, open-. Dig only ve, ntsh1 7 at the zero input of the main trigger 1 of the second bit, and the valves 8 and 9 are closed on-. formation inputs. The third counting pulse sets trigger 1 to zero. Thus, the three countable pulses successively erase the units in the three bits of the counter, starting with the youngest. This counter operation mode is useful for erasing served requests in interrupt devices. All intermediate codes in the register between the extremes determine the various modes of operation of the counter 1, and codes of interest are those with n-zero zeros and m-n most significant ones, where the t-counter size is. In this case, on each counting pulse in the counter, consecutive erasing of units occurs up to the nth digit. Moreover, the number of counting pulses is equal to the number of units in n the lower bits of the counter. Starting with n + 1 bits on each counting pulse from. the counter will be subtracted the number 2, for example, let the number 111 be written in a three-bit counter and 110 in the register. At this, the gate 12 at the single input of the main trigger 3 of the zero bit will be permanently closed for counting pulses at the additional input, and the gate 10 - and 11 at the single inputs of the main triggers 1 and 2 through the additional inputs are open, but closed by information inputs with low potentials of the inverse outputs of the auxiliary triggers 4 and 5. The first counting pulse passes only through the valve 9 at the zero input of the main 3 rigger zero discharge and sets it to zero, resulting in KQQ number counter becomes equal iiO. After overwriting it in addition, the trigger 9 valve on the zero main trigger for counting pulses is closed with a low potential from the single output of the auxiliary trigger b zero. pg1er; a, and the ip, 11th 7 gates are closed by the low potential of the invisible output of the auxiliary trigger 5 ciepBOro discharge. For the second. the pulse will only open valve 8 at the zero input of the main trigger of the first discharge. As a result, trigger 2 is set to zero, and code 100 remains in the counter, i.e. its reading is less than two (2). After the code is rewritten into auxiliary triggers, valve 9 still remains closed, valves 10 and 8 will also be closed via information inputs, and for the third counting pulse, valve 7 at the zero input of the main trigger 1 of the second bit and valve 11 on the unit the main trigger input 2 is the first bit. As a result of the arrival of the third counting pulse, the main trigger 1 of the second bit is set to zero, and the trigger 2 is set to one. The code of the number in the counter will thus become equal to 010, i.e. decrease by two again (2). After rewriting the code into auxiliary triggers for counting pulses, valve 8 is open at the zero input of the main trigger 2 of the first bit, the remaining valves 10, 11 7, and 9 at the inputs of the main triggers are closed at the information inputs, and valve 12 is closed at the additional input. After the arrival of the fourth counting. Pulse, which will pass through the valve 8 ,. the main trigger .2 of the first bit is set to zero, and the counting of the number in the counter ends. Thus, in the first counting impulse, when the registration state was 110, a unit was erased at zero counter, two were counted out of all counter counts (i.e., the remainder was recalculated in twos - 2M, and the number 7 was subtracted From the counter in 4 cycles (counting acceleration takes place.) If code 100 is written to the register (and still 111 in the counter), the contents of the counter are recalculated in three cycles, and on the first counting pulse, one is subtracted from the counter ( 2 °), on the second counting impulse, two (2), on the third countable The impulse is the Four (2). A similarly constructed multi-bit counter can be set up in the same way to subtract eight, sixteen, etc. from it, and the degree of the maximum subtracted number is determined by the rightmost unit in the number written. Inventory Formula Subtracting parallel counter, each bit of which contains the main and auxiliary triggers of the installation valves to zero and one at the inputs, and the main trigger outputs are connected to the auxiliary trigger inputs of the same Era (, and the outputs of the auxiliary trigger are connected to opposite inputs of the main trigger, the inputs of the main and auxiliary installation gates. triggers are connected respectively with direct and inverse counting pulses, the zero output of each auxiliary trigger is connected to the main triggers after the high-order bits, which is different in that, in order to expand the functionality, a register of the same digit has been entered In addition, the auxiliary input connected to the single output of the trigger of the same-named discharge was introduced into the unit of the main triggers in the unit and in the installation valves. Sources of information taken into consideration during the examination 1. Mayorov SA and Novikov G.I. Principles of organization of digital machines. L., Mechanical Engineering, 1974, p. 136141.
SU792788928A 1979-07-04 1979-07-04 Subtracting parallel counter SU824441A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792788928A SU824441A1 (en) 1979-07-04 1979-07-04 Subtracting parallel counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792788928A SU824441A1 (en) 1979-07-04 1979-07-04 Subtracting parallel counter

Publications (1)

Publication Number Publication Date
SU824441A1 true SU824441A1 (en) 1981-04-23

Family

ID=20837466

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792788928A SU824441A1 (en) 1979-07-04 1979-07-04 Subtracting parallel counter

Country Status (1)

Country Link
SU (1) SU824441A1 (en)

Similar Documents

Publication Publication Date Title
SU824441A1 (en) Subtracting parallel counter
SU1274002A1 (en) Associative storage
SU780205A1 (en) Reversible binary-decimal counter
SU1018137A1 (en) Graphic data reading device
SU1383345A1 (en) Logarithmic converter
SU911623A1 (en) Storage
SU1161945A1 (en) Device for visual checking of computer console
SU646373A1 (en) Associative strage
SU1185325A1 (en) Device for searching given number
RU1784963C (en) Code translator from gray to parallel binary one
SU767766A1 (en) Device for determining data parity
SU798814A1 (en) Device for comparing numbers
SU1365358A1 (en) Device for monitoring "m out of n" code
GB1123284A (en) Improvements in or relating to buffer registers
SU834930A2 (en) Reversible decimal counter
SU1038950A1 (en) Hystogram device
SU684539A1 (en) Arrangement for taking logarithms of numbers
SU658566A1 (en) Piece-linear function generator
SU1167608A1 (en) Device for multiplying frequency by code
SU997027A1 (en) Minimum number determining device
SU1148116A1 (en) Polyinput counting device
SU434600A1 (en) PARALLEL COUNTER
SU1411727A2 (en) Device for preprocessing of information
SU1168948A1 (en) Device for detecting errors in parallel n-digit code
SU750480A1 (en) Device for comparing numbers with tolerances