SU822357A1

SU822357A1 - Switching device

Info

Publication number: SU822357A1
Application number: SU792790228A
Authority: SU
Inventors: Валентина Ивановна Глебова; Владимир Васильевич Данилов; Олег Фуадович Павленков; Сергей Борисович Ровенский
Original assignee: Пензенский Филиал Всесоюзного Научно- Исследовательского Технологическогоинститута Приборостроения
Priority date: 1979-07-09
Filing date: 1979-07-09
Publication date: 1981-04-15

Description

. Изобретение относится к автоматике и коммутационной технике.. The invention relates to automation and switching equipment.

Известны коммутаторы, содержащие статический регистр и канальные элементы И [1]. 5Known switches containing a static register and channel elements And [1]. 5

Недостатком этого устройства являю/ся узкие функциональные возможности .The disadvantage of this device is its narrow functionality.

Наиболее близким к предлагаемому является коммутатор, содержащий статический регистр, информационные вхо^ы которого соединены с информационными входными шинами, вход установки - с шиной сброса, вход записи с данной записи, а каждый из единич- 15 ных выходов подключен к первому входит одноименного канального элемента И* выход которого соединен с соответствующей выходной шиной [2].Closest to the proposed one is a switch containing a static register, the information inputs of which are connected to the information input buses, the installation input is connected to the reset bus, the recording input is from this record, and each of the single 15 outputs is connected to the first one of the channel element of the same name And * the output of which is connected to the corresponding output bus [2].

Недостатком такого устройства 20 также являются узкие функциональные возможности.The disadvantage of such a device 20 is also a narrow functionality.

Цель изобретения - расширение функциональных возможностей коммутатора.The purpose of the invention is the expansion of the functionality of the switch.

Указанная цель достигается за счет 25 того, что в коммутатор, содержащий статический регистр, информационные J входы которого соединены с информационными входными шинами, вход установки - с шиной сброса, вход записи -30 с шиной записи, а каждый йз единич- ’ ных выходов подключен к первому входу одноименного канального элемента И, выход которого соединен с соответствующей выходной шиной, введены триггер, элемент ИЛИ, дополнительный элемент Й и реверсивный сдвиговый регистр, каждый из единичных выходов ' которого подключен ко второму -входу соответствующего канального элемента И, а нулевой выход последнего разряда - к первому входу дополнительного элемента И, второй вход которого соединен с нулевым выходом триггера, третий вход - с выходом элемента ИЛИ, а выход подключен ко входу прямого хода реверсивного сдвигового регистра, вход установки которого соединен с шиной сброса и нулевым входом триггера, тактирующий вход - с шиной тактирования, а вход обратного хода подключен к единичному выходу триггера, единичный вход которого соединен с шиной управления, при этом входы элемента ИЛИ соединены с нулевыми выходами статического регистра.This goal is achieved due to the fact that 25 to the switch containing a static register, the information J inputs of which are connected to the information input buses, the installation input is connected to the reset bus, the write input is -30 with the write bus, and each of the single outputs is connected to the first input of the channel element And of the same name, the output of which is connected to the corresponding output bus, a trigger, an OR element, an additional element ре and a reverse shift register are introduced, each of the unit outputs' of which is connected to the second input of of the corresponding channel element And, and the zero output of the last discharge - to the first input of the additional element And, the second input of which is connected to the zero output of the trigger, the third input - to the output of the OR element, and the output is connected to the forward input of the reverse shift register, the installation input of which is connected with a reset bus and zero trigger input, the clock input is with a clock bus, and the reverse input is connected to a single output of the trigger, a single input of which is connected to the control bus, while the inputs of the IL element connected to the zero output of the static registers.

На чертеже показана функциональная схема коммутатора.The drawing shows a functional diagram of the switch.

Устройство содержит статический регистр 1, информационные, входы ко3 торого соединены с информационными входными шинами 2, вход установки с шиной 3 сброса, вход записи - с шиной 4 записи, а каждый из единичных выходов подключена к первому входу одноименного канального элемента 5 И 5, выход которого соединен с соответствующей выходной шиной 6, реверсивный сдвиговый регистр 7, каждый 'из единичных, выходов которого подключен ко второму входу соответствующего канального элемента И 5, а нулевой выход последнего разряда - к первому входу дополнительного элемента И 8, второй вход которого соединен с нулевым выходом триггера 9, третий вход - с выходом элемента ИЛИ 10, а выход подключен ко входу прямого хода реверсивного сдвигового регистра 7, вход установки которого соединен с шиной 3 сброса и нулевым входом триггера 9, вход обратного хода под- 20 ключей к единичному выходу триггера 9, единичный вход которого соединен с шиной 11 управления, при этом входы элемента ИЛИ 10 соединены с нулевыми выходами статического регистра 1-25 Функционирование коммутатора осуществляется следующим образом.The device contains a static register 1, information inputs of which are connected to information input buses 2, an installation input with a reset bus 3, a recording input - with a write bus 4, and each of the single outputs is connected to the first input of the channel element 5 AND 5 of the same name, the output which is connected to the corresponding output bus 6, a reverse shift register 7, each of the single, the outputs of which are connected to the second input of the corresponding channel element And 5, and the zero output of the last discharge to the first input additional of the second element And 8, the second input of which is connected to the zero output of the trigger 9, the third input is connected to the output of the OR 10 element, and the output is connected to the forward input of the reverse shift register 7, the installation input of which is connected to the reset bus 3 and the zero input of the trigger 9, the reverse input of the sub 20 keys to the single output of the trigger 9, the single input of which is connected to the control bus 11, while the inputs of the OR element 10 are connected to the zero outputs of the static register 1-25 The functioning of the switch is as follows.

В исходном состоянии импульсом по шине 3 сброса статический 1 и сдвиговый 7 регистры и триггер 9 устанавлива- . ются в нулевое состояние. По шине 4 записи подается импульс, вследствие чего в статический регистр 1 по информационным входным шинам 2 заносится двоичный код. Если хотя бы один из разрядных триггеров статического регистра 1 находится в нулевом состоянии, то на выходе элемента ИЛИ 10 вырабатывается единичный логический уровень, который через элемент И 8 запускает сдвиговый регистр 7 в пря- 40 мом направлении. В результате этого осуществляется последовательное подключение каждого из входных информационных шин 2 к соответствующей выходной шине 6. При переходе послед- 45 него разрядного триггера сдвигового регистра 7 в единичное состояние блокируется элемент И В. При подаче им пульса по шине 11 управления триггер 9 устанавливается в единичное состояние й запускает сдвиговый регистр 7 в обратном направлении. Вследствие этого осуществляется последовательное отключение входных информационных шин 2 от выходных шин 6.In the initial state, the pulse on the reset bus 3 is static 1 and shift 7 registers and trigger 9 are set. are in the zero state. A pulse is supplied through the write bus 4, as a result of which a binary code is entered into the static register 1 via the information input buses 2. If at least one of the discharge triggers of the static register 1 is in the zero state, then at the output of the OR element 10 a single logical level is generated, which through the And 8 element triggers the shift register 7 in the forward direction. As a result of this, each of the input data buses 2 is connected in series to the corresponding output bus 6. When the last 45-bit trigger of the shift register 7 is in a single state, the I-element is blocked. When a pulse is applied to it via the control bus 11, the trigger 9 is set to single state th starts the shift register 7 in the opposite direction. As a result of this, the input data buses 2 are sequentially disconnected from the output buses 6.

Claims

. (54) A SWITCH is connected with information input buses 2, a setup input with a reset bus 3, a recording input with a write bus 4, and each of the single outputs is connected to the first input of the same channel element I 5, the output of which is connected to the corresponding output bus 6, a reverse shift register 7, each of the single outputs of which are connected to the second input of the corresponding channel element I 5, and the zero output of the last bit to the first input of an additional element And 8, the second input of which is connected to the left trigger output 9, the third input is with the output of the element OR H, and the output is connected to the forward input of the reverse shift register 7, the installation input of which is connected to the reset bus 3 and the zero input of the trigger 9, the reverse input is connected to the single output of the trigger 9 , the single input of which is connected to the bus AND control, and the inputs of the element OR 10 are connected to the zero outputs of the static register. The operation of the switch is as follows. In the initial state, a pulse through the reset bus 3 causes the static 1 and the shift 7 registers and the trigger 9 to be set to the zero state. A pulse is applied through the write bus 4, as a result of which information is entered into the static register 1 via a binary code 2. If at least one of the bit triggers of the static register 1 is in the zero state, then the output of the OR 10 element produces a single logical level, which, through the AND 8 element, starts the shift register 7 in the forward direction. As a result, each of the input information buses 2 is serially connected to the corresponding output bus b. When the last bit trigger of the shift register 7 goes to unit state, the element 8 is blocked. When a pulse is applied through the control bus 11, the trigger 9 is set to one and starts the shift register 7 in the opposite direction. As a consequence, a serial disconnection of input information buses 2 from output buses 6 is carried out. Formula of invention of the outputs is connected to the first input of the homogeneous element I, whose output is connected to the corresponding output bus, characterized in that, in order to expand its functionality, Triggers, an OR element, an additional AND element and a reversible shift register, each of whose single outputs are connected to the second input of the corresponding channel element AND, and the zero output of the last bit are connected to the first input of the additional element AND trigger output, the third input is the output of the OR element, and the output is connected to the forward stroke input of the reverse shift register, whose installation input is connected to the reset bus and the zero trigger input, the clock input is from the bus clocking, and the reverse input is connected to a single trigger output, the single input of which is connected to the control bus, and the inputs of the OR element are connected to the zero outputs of the static register. Sources of information taken into account in the examination 1. USSR author's certificate number 610300, cl. H 03 K 17/00, 12.05.78,

2. USSR Author's Certificate No. 375789, cl. H 03 K 17/00, 19.07.71 (prototype).