SU822198A2 - Устройство дл анализа веро тностныхХАРАКТЕРиСТиК дАТчиКА СлучАйНыХчиСЕл - Google Patents

Устройство дл анализа веро тностныхХАРАКТЕРиСТиК дАТчиКА СлучАйНыХчиСЕл Download PDF

Info

Publication number
SU822198A2
SU822198A2 SU792761787A SU2761787A SU822198A2 SU 822198 A2 SU822198 A2 SU 822198A2 SU 792761787 A SU792761787 A SU 792761787A SU 2761787 A SU2761787 A SU 2761787A SU 822198 A2 SU822198 A2 SU 822198A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
comparison
block
switch
register
Prior art date
Application number
SU792761787A
Other languages
English (en)
Inventor
Вячеслав Михайлович Захаров
Юрий Степанович Комаров
Николай Владимирович Одринский
Original Assignee
Казанский Ордена Трудового Красногознамени Государственный Универ-Ситет Им. B.И.Ульянова (Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Казанский Ордена Трудового Красногознамени Государственный Универ-Ситет Им. B.И.Ульянова (Ленина) filed Critical Казанский Ордена Трудового Красногознамени Государственный Универ-Ситет Им. B.И.Ульянова (Ленина)
Priority to SU792761787A priority Critical patent/SU822198A2/ru
Application granted granted Critical
Publication of SU822198A2 publication Critical patent/SU822198A2/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относится к анализу характеристик случайных процессов и предназначено для оценки качества случайности равномерно распределен- ς ных случайных чисел.
По основному авт.св. № 590754 известно устройство, содержащее индикатор , первый вход которого подключен к выходу блока управления, а второй вход - к выходу блока сравнения, первая группа входов которого соединена с выходами коммутатора соответственно^ первая группа входов которого является входами устройств-a, первый и второй регистры памяти, входы кото- ’’ рых соединены с выходом блока управления, а выходы - со вторыми группами входов коммутатора и блока сравнения соответственно £f| .
Однако данное устройство не позволяет оценивать случайность входных чисел по центральному моменту второго порядка и коэффициента корреляции, что· снижает точность анализа.
Цель изобретения - повышение точности анализа равномерно распределенных чисел.
Поставленная цель достигается тем, что устройство для анализа вероятностных характеристик датчика случайных 30 чисел дополнительно содержит схему сравнения и блок элементов И, выход которого соединен с входом второго регистра памяти, информационный вход блока элементов И подключен к выходу коммутатора, а управляющий вход - к' выходу блока управления, соединенного с управляющим входом схемы сравнения, выход которой подключен к информационному входу первого регистра памяти;
а информационный вход схемы сравнения соединен с дополнительным выходом датчика случайных чисел.
На чертеже приведена блок-схема устройства.
Устройство содержит блок 1 управления,датчик 2 случайных чисел (ДСЧ), первый регистр 3 памяти, коммутатор 4 (представляющий собой сумматор по модулю два), блок 5 сравнения, второй регистр 6 памяти, индикатор 7, схему 8 сравнения и блок 9 элементов И.
Схема 8 представляет собой одноразрядную схему сравнения, первый вход которой соединен со старшим разрядом ДСЧ 2,второй вход - с выходом блока 1 управлений, выход блока 8 соединен с первым регистром 3 памяти
Первые входа каждого элемента И блока 9 соединены с выходами коммутатора 4, вторые входы - с блоком 1 управления, а выходы - со вторым регистром 6 памяти.
В предлагаемом устройстве используется тест, основанный на применении цепей Маркова-Брунса, формируемых на рыходе блока сравнения устройства.
Процесс формирования цепей Маркова-Брунса состоит в соединении входных случайных чисел R; в порядке их следования с выхода датчика случайных чисел в двучленные сцепленные группы вида R^Rg, RgR^, r3r4»·· по слеДУю“ тему правилу, реализуемому за два · такта работы устройства.
В первом такте схемой 8 сравнения проверяется условие
R< Ъ 0,5, (*) и если условие (¼) выполняется, то число через коммутатор 4 (пред- 20 ставляющий собой сумматор по модулю два) поступает на второй регистр 6 памяти в инверсном коде, если же Rj<0,5, то оно поступает в регистр в прямом коде. 25
Во втором такте проверяется условие (*)для следующего входного числа R^^O, 5.Если R<44>0,5,to число R;через коммутатор 4 поступает в инверсном коде на блок 5 сравнения (если же jq R14<0,5,to оно поступает на блок 5 сравнения в прямом коде), где оно сравнивается с содержимым второго регистра 6 памяти (6 числом R<).
Если результат сравнения положи- ,, телен, т.е. если R^R^ , то считается, что поступило событие F, которое появляется на выходе блока 5. Если же результат сравнения отрицателен, то на выходе блока 5 фиксируется событие в.Если блок 5 сравне- 40 ния фиксирует результат равенства, то на его выходе появляется событие Е.
После окончания операции сравнения число R^^ с выходов коммутатора 4 переписывается во второй регистр с6 па- 45 мяти и начинается новый цикл формирования очередного события.
Для проверки условия (*) содержимое старшего разряда датчика 2 случайных чисел поступает на схему 8 сравнения, jq на второй вход которой поступает единичный сигнал с блока 1 управления. Если в старшем разряде датчика 2 за писана единица, то по сигналу, поступающему со схем 8 сравнения на пря-__ мые входы первого регистра 3 памяти, 35 с его выходов в коммутатор 4 поступают единицы, которые суммируются в коммутаторе (сумматоре по модулю два) с числом R; й тем самым инвертируется это число. 60
Если же условие (-К)не выполняется, т.е. в старшем разряде ДСЧ 2 записана цифра 0, то с выходов первого регистра 3 памяти во все разряды коммутатора 4 (сумматора по модулю 65
2) поступают нулевые сигналы и число R; проходит на выход коммутатора в.прямом коде.
Таким образом, путем объединения входных случайных чисел в двучленные сцепленные группы на выходах блока 5 формируется последовательность событий Е, F и G, которые уже будут не независимыми, а связанными в цепь МарковаБрунса.
Последовательность событий E,F,G поступает на индикатор 7, который подсчитывает общее число S событий, частоту К появления событий Е, частоту m появления событий F , значения математических ожиданий частот χ и т, дисперсии и коэффициент корреляции этих частот.
Полученные эмпирические значения этих характеристик сравниваются (при заданном статистическом уровне значимости) с известными теоретическими значениями, которые для рассматриваемой цепи Маркова-Брунса соответствен
-г но равны:
о 5 о 2S /-2 4S 4 Я:5’ГП * 5 ’ Ϊ25+4 *
Предлагаемое устройство позволя ет по сравнению с известными повысить точность анализа равномерно распределенных случайных чисел за счет дополнительной проверки на случайность по центральному моменту второго порядка и коэффициенту корре ляции за счет применения теста, основанного на использовании цепей Маркова-Брунса. Кроме того, предлагаемое устройство может быть использовано в качестве генератора цепей Маркова-Брунса, которые можно снимать с выхода блока сравнения.

Claims (1)

  1. (54) УСТРОЙСТВО ДЛЯ АНАЛИЗА ВЕРОЯТНОСТНЫХ ХАРАКТЕРИСТИК ДАТЧИКА СЛУЧАЙНЫХ ЧИСЕЛ Первые входы каждого элемента И блока 9 соединены с выходами коммута тора 4, вторые входы - с блоком 1 управлени , а выходы - со вторым регистром 6 пам ти. В предлагаемом устройстве испольэуетс  тест, основанный на применени цепей Маркова-Брунса, формируемых на выходе блока сравнени  устройства. Процесс формировани  цепей Маркова-Брунса состоит в соединении входных случайных чисел R в пор дке их следовани  с выхода датчика случайны чисел в двучленные сцепленные группы вида , щему правилу, реализуемому за два такта работы устройства. В первом такте схемой 8 сравнени  провер етс  условие R : 0,5, (г) и если условие (-К) выполн етс , то число R через коммутатор 4 (представл кхдий собой сумматор по модулю два) поступает на второй регистр 6 пам ти в инверсном коде, если же ,5, то оно поступает в регистр в пр мом коде. Во втором такте провер етс  условие ()дл  следующего входного числа ,5.Если ,5,то число R через коммутатор 4 поступает в инверсном коде на блок 5 сравнени  (если же ,5,TO оно поступает на блок 5 сравнени  в пр мом коде, гд оно сравниваетс  с содержимым второго регистра 6 пам ти (и числом R). Если результат сравнени  положителен , т.е. если R, , то считаетс , что поступило событие F, которое по вл етс  на выходе блока 5. Еели же результат сравнени  отрицателен , то на выходе блока 5 фиксиру етс  событие 6.Если блок 5 сравнени  фиксирует результат равенства, т на его выходе по вл етс  событие Е. После окончани  операции сравнени число R с выходов коммутатора 4 п реписываетс  во второй регистр 6 па м ти и начинаетс  новый цикл формировани  очередного событи . Дл  проверки услови  () содержимо старшего разр да датчика 2 случайны чисел поступает на схему 8 сравнени на второй вход которой поступает ед ничный сигнал с блока 1 управлени . Если в старшем разр де датчика 2 за писана единица, то по сигналу, поступающему со cxeNBii 8 сравнени  на п мые входы первого регистра 3 пам ти с его выходов в коммутатор 4 поступают единицы, которые суммируютс  в коммутаторе ( сумматоре по модулю два) с числом R; и тем самым инвер тируетс  это число. Если же условие (-К) не выполн етс , т.е. в старшем разр де ДСЧ 2 за писана цифра О, то с выходов первого регистра 3 пам ти во все разр ды коммутатора 4 (сумматора по модулю ) поступают нулевые сигналы и число J проходит на выход коммутатора .пр мом коде. Таким образом, путем объединени  ходных случайных чисел в двучленные цепленные группы на выходах блока 5 ормируетс  последовательность событий , F и G, которые уже будут не незавиимыми , а св занными в цепь Марковарунса . Последовательность событий E,F,G оступает на индикатор 7, который под читывает общее число S событий, часоту к по влени  событий Е, частоту m по влени  событий Р , значени  математических ожиданий частот к и , дисперсии и коэффициент коррел ции этих частот. Полученные эмпирические значени  этих характеристик сравниваютс  (при заданном статистическом уровне значикюсти ) с известными теоретическими значени ми, которые дл  рассматриваемой цепи Маркова-Брунса соответственно равны: о 5 о 2S -2 4S 1 s .,пп -.,(,.,,---.- . Предлагаемое устройство позвол ет по сравнению с известными повысить точность анализа равномерно распределенных случайных чисел за счет дополнительной проверки на случайность по центральному моменту второго пор дка и коэффициенту коррел ции за счет применени  теста, основанного на использовании цепей Маркова-Брунса . Кроме того, предлагаемое устройство может быть использовано в качестве генератора цепей Маркова-Брунса , которые можно снимать с выхода блока сравнени . Формула изобретени  Устройство дл  анализа веро тностных характеристик датчика случайных чисел по авт.св. № 590754, о т л и гч а ю щ е е с   тем, что, с целью повышени  тоЧ:ности устройства, оно содержит схему сравнени -и блок эле-; ментов И, выход которого соединен с .входом второго регистра пам ти, информационный вход блока элементов И подключен к выходу коммутатора, а управл ющий вход - к выходу блока управлени , соединенного с управл ющим входом схемы сравнени , выход которого подключен к информационному входу первого регистра пг1м ти, а информгщионный вход скемл сравнени  соединен с дополнительным выходом датчика случайных чисел. Источники информгщии, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 590754, кл. G 15/36, 1976 (прототип).
SU792761787A 1979-05-04 1979-05-04 Устройство дл анализа веро тностныхХАРАКТЕРиСТиК дАТчиКА СлучАйНыХчиСЕл SU822198A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792761787A SU822198A2 (ru) 1979-05-04 1979-05-04 Устройство дл анализа веро тностныхХАРАКТЕРиСТиК дАТчиКА СлучАйНыХчиСЕл

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792761787A SU822198A2 (ru) 1979-05-04 1979-05-04 Устройство дл анализа веро тностныхХАРАКТЕРиСТиК дАТчиКА СлучАйНыХчиСЕл

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU590754A Addition SU132707A1 (ru) 1958-01-27 1958-01-27 Высокоскоростной асинхронный электродвигатель

Publications (1)

Publication Number Publication Date
SU822198A2 true SU822198A2 (ru) 1981-04-15

Family

ID=20825840

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792761787A SU822198A2 (ru) 1979-05-04 1979-05-04 Устройство дл анализа веро тностныхХАРАКТЕРиСТиК дАТчиКА СлучАйНыХчиСЕл

Country Status (1)

Country Link
SU (1) SU822198A2 (ru)

Similar Documents

Publication Publication Date Title
US4264807A (en) Counter including two 2 bit counter segments connected in cascade each counting in Gray code
SU822198A2 (ru) Устройство дл анализа веро тностныхХАРАКТЕРиСТиК дАТчиКА СлучАйНыХчиСЕл
SU1188676A1 (ru) Устройство дл идентификации характеристик четырехполюсников
Kopec Can nonlinear compactors be better than linear ones?
SU742910A1 (ru) Генератор псевдослучайных двоичных последовательностей
SU1173416A1 (ru) Устройство дл обнаружени искажений в двоичных последовательност х
SU652982A1 (ru) Устройство дл сортировки деталей
SU1485244A1 (ru) Сигнатурный анализатор
SU1552380A1 (ru) Преобразователь кодов
SU736370A1 (ru) Конвейерно-циклический преобразователь временного интервала в цифровой код
SU703852A1 (ru) Генератор псевдослучайных чисел
SU462194A1 (ru) Устройство дл автоматической проверки преобразователей уголкод
SU477420A1 (ru) Процессор дл оперативного коррел ционно-спектрального анализа
SU660056A1 (ru) Цифровой знаковый коррелометр
SU492873A1 (ru) Устройство дл вычитани двоичных чисел
SU401994A1 (ru) УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ
SU621119A1 (ru) Устройство дл анализа адресной посылки
SU809124A1 (ru) Цифровой генератор ортогональныхфуНКций
SU459773A1 (ru) Датчик случайных кодов
SU708295A1 (ru) Измеритель временных интервалов
SU815945A1 (ru) Устройство дл синхронизацииСиСТЕМ пЕРЕдАчи иНфОРМАции
SU376770A1 (ru) Устройство для округления дробей, представленных в системе счисления остаточных классов
SU480080A1 (ru) Генератор функций уолша
SU1022163A1 (ru) Генератор псевдослучайных чисел
SU500592A1 (ru) Устройство дл переключени аппаратуры передачи данных на резервный канал св зи