SU500592A1 - Устройство дл переключени аппаратуры передачи данных на резервный канал св зи - Google Patents

Description

1

Изобретение относитс  к электросв зи и может использоватьс  дл  резервировани  каналов св зи.

Известно устройство дл  переключени  аппаратуры передачи данных (АПД) на резервный канал св зи, содержащее исполнительный узел коммутации, управл ющий вхо которого через триггер соединен с выходом реверсивного счетчика, вход которого соединен с выходом сигнала Запрос аппаратуры передачи данных.

Однако при использовании известного устройства в каналах с измен ющимис  услови ми распространени  (например, в коротковолновом радиоканале) значительно снижаетс  пропускна  способность тракта передачи данных.

Цель изобретени  - повышение пропускной способности тракта передачи данных. Дл  этого дополнительный выход исполнительного узла коммутации подключен к второму входу реверсивного счетчика через последовательно соединенные узел тестовой диагностики и схему Запрет, к управл ющему входу которой через ждущий мультивибратор дополнительно подключен выход узла тестовой диагностики, причем выход реверсивного счетчика подключен к входу триггера через ключ, управл ющий вход которого соединен с выходом узла тестовой

диагностики через анализатор группировани  ощибочных блоков, выполненный в виде последовательно соединенных, счетчика ощибочных блоков, ключевой матрицы, генератора псевдослучайной последовательности, порогового счетчика и интегратора, причем второй вход ключевой матрицы соединен с выходом генератора сетки частот, а выход узла тестовой диагностики дополнительно подключен к второму входу порогового счетчика .

На чертеже приведена структурна  электрическа  схема устройства.г

Claims (2)

1. Устройство дл  переключени  аппаратуры передачи данных содержит исполнительHjDffl узел коммутации 1, управл ющий вход которого через последовательно соединенные ключи 2 и триггер 3 подключен к выходу реверсивного счетчика 4, один вход которого подключен к выходу сигнала Запрос АПД 5. Дополнительный выход исполнительного узла коммутации 1 подключен к второму входу реверсивного счетчика 4 через последовательно соединенные узел 6 тестовой диагностики и схему Запрет 7. Кроме того, выход узла 6 соединен с управл ющим входом схемы Запрет 7 через ждущий мультивибратор 8 и с управл ющим входом ключа 2 через анализатор 9 группировани  ошибочных блоков, выполненный в виде последовательно соединенных счетчика 10 ошибочных блоков, ключевой матрицы 11, генератора 12 псевдослучайно последовательности, порогового счетчика 13 и интегратора 14. Причем второй вход ключевой матрицы 11 соединен с выходом генератора 15 сетки частот, а выход узла б дополнительно подключен к второму входу порогового счетчика 13. АПД 5 и узел 6 тестовой диагностики через исполнительный узел коммутации 1 подключены соответственно к рабочему 16 и резервному 17 каналам св зи. Устройство работает следующим образом . Сигналы Запрос с выхода АПД 5, работающей г.о рабочему каналу св зи 16, поступают на один из входов реверсивного счетчика 4, на второй вход которого подаютс  выходные импульсы со схемы Запрет 7, подключенной к выходу узла Ь тес вой диагностики, осуществл ющего контрол качества резервного канала св зи 17. Сигналы с выхода узла 6, соответствующие ошибочным блокам (кодовым комби- наци м) резервного канала 17, поступают на информационный вход схемы Запрет 7 и одновременно на вход ждущего мультивиб ратора 8, выходные сигналы подаюгс  на управл ющий вход схемы Запрет 7. Врем  выдержки ждущего мультивибратора 8 равно длительности цикла блокировки рабочего канала 1 6 , поэтому импульсы, возникающие на выходе схемы Запрет 7, имитируют сигналы Запрос резервного канапа 17. Когда суммарное число сигналов Запрос рабочего канала св зи 16 превышает на заданную величину суммарное число ими тированных сигналов Запрос резервного канала св зи 17, на выходе реверсивного счетчика 4 образуетс  сигнал, который подаетс  на информационный вход ключа 2, управл емого сигналом с выхода анализатора 9 группировани  ошибочных блоков, на вход которого поступают выходные сигналы с узла 6, которые подаютс  на вход счетчика 10, обеспечивающего подачу соответствующих частот с выхода генератора 15 сетки частот через ключевую матрицу 11 на тактовый вход генератора 12 псевдослучайной последовательности. Счетчик 10, генератор 15, ключева  матрица 11 и генератор 12 выполн ют функцию преобразовани  средней частоты ошибочных блоков испытательного сигнала распределенную по бинoминaльнo лy закону оследовательность интервалов времени. Преобразованный сигнал с выхода генеатора 12 подаетс  на вход сброса порогоого счетчика 13, на информационный вход оторого поступают импульсы ошибочных локов с выхода узла 6. Ка выходе порогового счетчика 13 обрауютс  сигналы группировани  ошибочных блоков, которые подаютс  на интегратор 14. При наличии эффекта группировани  ошибочных блоков в резервном канале св зи 17 на выходе интегратора 14 анализатора 9 образуетс  сигнал, обеспечивающий открывание ключа
2. 2. При этом сигнал с выхода реверсивного счетчика 4 через открытый ключ 2 подаетс  на счетный вход 1 риггера 3, который с помощью исполнительного узла коммутации 1 производит переключение АПД 5 на резервный канал св зи 17. Формула изобретени  Устройство дл  переключени  аппаратуры передачи данных на резервный канал св зи, содержащее исполнительный узел коммутации , управл ющий вход которого через триггер соединен с выходом реверсивного счетчика , вход которого соединен с выходом сигнала Запрос аппаратуры передачи данных , отличающеес  тем, что, с целью повышени  пропускной способности , дополнительный выход исполнительного узла коммутации подключен к второму входу реверсивного счетчика через последовательно соединенные узел тестовой диагностики и схему Запрет, к управл ющему входу которой через ждущий мультивибратор дополнительно подключен выход узла тестовой диагностики, причем выход реверсивного счетчика подключен к входу триггера через ключ, управл ющий вход которого соединен с выходом узла тестовой диагностики через анализатор группировани  ошибочных блоков, выполненный в виде последовательно соединенных счетчика ошибочных блоков, ключевой матрицы, генератора псевдослучайной последовательности, порогового счетчика и интегратора, причем второй вход ключевой матрицы соединен с

   выходом генератора .сетки частот, а выход узла тестовой диагностики дополнительно

   подключен к второму входу порогового счетчика.