SU818003A1 - Аналого-цифровой преобразовательпОРАзР дНОгО уРАВНОВЕшиВАНи - Google Patents

Description

‘ Изобретение относится к ‘электроизмерительной и вычислительной технике.

Известен аналого-цифровой преобразователь (АЦП), который содержит распределитель, преобразователь кода в напряжение, блок контрольного напряжения, аналоговый сумматор, ^{5 * * * *} аналоговый вычитатель, три сравнивающих блока и логический узел.

В этом АЦП для выбранного разряда с помощью контрольного напряжения задается некоторый интервал допустимых значений напря- ¹⁰ жений относительно компенсирующего напряжения [1].

Если в момент сравнения выбранного разряда измеряемое напряжение находится вне указанного интервала, то производится коррекция ^,s определенного кода. Однако известный АЦП не позволяет осуществлять коррекцию в каждом такте преобразования, что препятствует увеличению его быстродействия.

Известен также аналого-цифровой преобра- ²⁰ зователь поразрядного уравновешивания, содержащий тактовый генератор, распределитель, регистр, первый преобразователь кода в яапряже2 ние, второй преобразователь кода в напряжение, аналоговый сумматор, два сравнивающих блока и логический блок, причем на первые входы сравнивающих блоков подключается измеряемое напряжение, выходы сравнивающих блоков подключены к входам логического блока, на вторые входы первого сравнивающего блока и аналогового сумматора заведен выход с первого преобразователя кода в напряжение, выход аналогового сумматора подключен ко второму входу второго сравнивающего блока, а первый вход соединен с выходом второго преобразователя кода в напряжение, входы которого соединены с выходами младших разрядов распределителя.

В этом преобразователе за счет выработки для младших разрядов контрольных напряжений и задания их относительно компенсирующего напряжения осуществляется контроль за величиной динамических погрешностей, возникающих при изменении измеряемого напряжения и при необходимости коррекции результата преобразования [2].

Однако возможности увеличения быстродействия у известного преобразователя ограничены, поскольку компенсация динамических погрешностей, возникающих при уменьшении длительности тактов, осуществляется недостаточно эф- ₅ фективно ввиду роста влияния переходных процессов установления самих контрольных напряжений.

Цель изобретения - увеличение быстродействия аналого-цифрового преобразователя пораз- ₁₀ рядного уравновешивания..

Поставленная цель достигается тем, что в аналого-цифровой преобразователь поразрядного уравновешивания, содержащий тактовый генератор, выход которого соединен со вхо- $ дом распределителя, первый выход которого соединен с первым входом логического блока, выход которого через сумматор и цифроаналоговый преобразователь соединен с первым входом первого блока сравнения, второй вход которого подключен ко входной шине аналого- ²⁰ вого сигнала, а выход соединен со вторым входом логического блока, третий вход которого соединен с выходом второго блока сравнения, первый вход которого соединен с выходом аналогового сумматора, введен генератор ²⁵ экспоненциального сигнала, вход которого соединен со вторым выходом распределителя, а выход соединен с первым входом аналогового сумматора, второй вход которого соединен с входной шиной аналогового сигнала, при ³⁰ этом выход цифроаналогового преобразователя соединен со вторым входом второго блока сравнения.

На чертеже представлена блок-схема аналогоцифрового преобразователя· поразрядного урав- 35 новешивания.

Преобразователь содержит тактовый генератор 1, распределитель 2, логический блок 3, сумматор 4, цифроаналоговый преобразователь 5, первый сравнивающий блок 6, второй сравнива- до ющий блок .7, аналоговый сумматор 8 и генератор 9 экспоненциального сигнала.

Длительность тактов уравновешивания аналого-цифрового преобразователя в основном определяется временем установления до уровня по- ₄₅ грешности компенсирующего сигнала.

Переходный процесс установления компенсирующего сигнала описывается уравнением AU(t) = AU₀(l_;-e(1) где Δϋ(ΐ) — текущее и ΔΠ₀ заданное ₅θ приращение компенсирующего сигнала;

t - текущее время переходного процесса;

т — постоянная времени установления компенсирующе- ⁵⁵ го напряжения.

Заданная допустимая, величина погрешности U; для каждого разряда пропорциональна весу соответствующего, разряда, т.е.

U·^ = U,-К-2 ~ ’ (2) где Uj - вес старшего разряда;

К - заданный коэффициент пропорциональности, Обычно К=1;

i - номер разряда.

Поскольку анализ результатов уравновешивания осуществляется в конце тактов через равные интервалы времени Т, то можно задать такое т₀ для экспоненты

U(t) = Ui’K-e~V’^D(3) чтобы она проходила через точки дискретной функции U^q-. Приравнивая выражения 2 и 3 и считая ΐ = iT,(4) находим υ,'Κ'2·¹-- и_гК-е'/^:о(5) откуда т₀ = Т lg e/lg 2 ~ 1,44,(6) где Т — длительность такта уравновешивания.

Следовательно, для осуществления параллельной коррекции можно задать область допустимого изменения компенсирующего напряжения, ограниченную входным сигналом и экспоненциальным сигналом, затухающим по отношению к входному сигналу о постоянной времени т₀ = 1, 44 Т.

Аналого-цифровой преобразователь поразрядного уравновешивания работает следующим образом.

.По сигналу ’’Пуск” производится установка преобразователя в исходное состояние. Затем производится преобразование измеряемого напряжения U_x по принципу поразрядного уравновешивания и при необходимости в каждом такте производится параллельная во времени коррекция кодового эквивалента.

Контрольное напряжение U_E на выходе генератора 9 экспоненциального сигнала в процессе уравновешивания затухает по экспоненте по отношению к измеряемому сигналу и принимает значение в конце каждого такта, равное весу эталонного напряжения текущего разряда.

Если в i-ом такте уравновешивания компенсирующее напряжение U_ki находится в области, ограниченной сигналами U χ и U_x + U_e^, где Ug; — значение контрольного напряжения в конце i-ro такта уравновешивания, то срав- ₍ нивающие блоки 6 и 7 выдают сигналы соответственно ”1” и ”0”. По этим сигналам логический блок 3 осуществляет сброс в ”0” i-ый разряд и производит установку в ”1” следующий i + 1 младший разряд сумматора 4.

Если в конце i-ro такта уравновешивания имеют место неравенства < ϋχ и U_Kj< U_x+ + Ug, то оба сравнивающих устройства 6 и 7 выдают сигналы ”1”, по которым логическое устройство 3 одновременно с блокировкой сброса i-ro разряда осуществляет прибавление к нему ”1” и устанавливает в ”1” следующий i+Ι младший разряд.

Если в конце i-ro такта уравновешивания имеют место неравенства U_K1· > U _х и Ц,;> ϋ_χ+ + Ugj, то срабатывающие устройства 6 и 7 выдают сигналы ’Ό”, по которым логическое устройство 3 одновременно со сбросом в ”0” 5 i-ro и установкой в ”1” i+I разряда осуществляет вычитание ”1” из i-ro разряда.

Таким образом, если погрешность преобразования превысит допустимый предел, устанавливаемый контрольным напряжением для каж- ^1С дого разряда, то осуществляется коррекция результата уравновешивания.

Скорость изменения контрольного и измеряемого напряжений имеет небольшое значение по сравнению со скачкообразными приращени- ^,5 ями компенсирующего напряжения, поэтому сигнал, формируемый на выходе аналогового сумматора, имеет ничтожную динамическую погрешность, что способствует увеличению точности оценки компенсирующего напряжения. · ²⁰ _ Во избежание переполнения сумматор содержит схемы ограничения от положительного и отрицательного переполнений. В первом такте коррекция не производится, поскольку установка в ”1” и прибавление ”1” к первому раз- ²⁵ ряду * а также вычитание ”1 ” после сброса первого разряда в ”0” приведет к переполнению сумматора. Поэтому генератор экспоненциального сигнала может включаться в работу в конце второго такта, а значение контрольного 30 напряжения в этот момент на его выходе должно быть равным весу эталона второго разряда.

При недостаточной точности отработки контрольного экспоненциального сигнала сохранение заданной точности достигается соответствующим 35 увеличением длительности тактов преобразования.

Использование предлагаемого генератора поненциального сигнала для задания допустимой относительно входного напряжения области от- ₄₀ кДонения компенсирующего напряжения позволяет осуществлять коррекцию процесса уравновешивания для всех, кроме первого, разрядов и тем самым значительно сократить длительность тактов и время преобразования.

Claims (2)

1. Изобретение относитс  кэлектроизмерительной и вычислительной технике. Известен аналого-цифровой преобразователь (АЦП), который содержит распределитель, преобразователь кода в напр жение, блок контрольного напр жени , аналоговый сумматор, аналоговый вычитатель, три сравнивающих блока и логический узел. В этом АЦП дл  выбранного разр да с помощью контрольного напр жени  задаетс  некоторый интервал допустимых значений напр жений относительно компенсирующего напр жени  1. Если в момент сравнени  выбранного разр да измер емое напр жение находитс  вне указанного интервала, то производитс  коррекци  определенного кода. Однако известный АЦП не позвол ет осуществл ть коррекцию в каждо такте преобразовани , что преп тствует увеличению его быстродействи . Известен также аналого-цифровой преобразователь поразр дного уравновещквани , содержащий тактовый генератор, распределитель, регистр , первый преобразователь кода в напр жение , второй преобразователь кода в напр жение , аналоговый сумматор, два сравнивающих блока и логический блок, причем на первые входы сравнивающих блоков подключаетс  измер емое напр жение, выходы сравнивающих блоков подключены к входам логического блока , на вторые входы первого сравнивающего блока и аналогового сумматора заведен выход с первого преобразовател  кода в напр жение, выход аналогового сумматора подключен ко второму входу второго сравнивающего блока, а первый вход соединен с выходом второго преобразовател  кода в напр жение, входы которого соединейы с выходами младших разр дов распределител . В этом преобразователе за счет выработки дл  младщих разр дов контрольных напр жений и задани  их относительно компенсирующего напр жени  осуществл етс  контроль за величиной динамических погрешностей, возникающих при изменении измер емого напр жени  и при необходимости коррекции результата преобразовани  2. 38 Однако возможности увеличени  быстродействи  у известного преобразовател  ограничены поскольку компенсаци  динамических погрешностей , возникающих при уменьшении длительности тактов, осуществл етс  недостаточно эффективно ввиду роста вли ни  переходных процессов установлени  самих контрольных напр жений. Цель изобретени  - увеличение быстродействи  аналого-цифрового преобразовател  пораз р дного уравновешивани .. Поставленна  цель достигаетс  тем, что в аналого-цифровой преобразователь поразр дного уравновешивани , содержащий тактовый генератор, выход которого соединен со входом распределител , первый выход которого соединен с первым входом логического блока, выход которого через сумматор и цифроаналоговый преобразователь соединен с первым входом первого блока сравнени , второй вход которого подключен ко входной шине аналогового сигнала, а выход соединен со вторым входом логического блока, третий вход которого соединен с выходом второго блока сравнени , первый вход которого соединен с выходом аналогового сумматора, введен генерато экспоненциального сигнала, вход которого соединен со BTOpbiM выходом распределител , а выход соединен с первым входом аналогового сумматора, второй вход которого соединен с входной шиной аналогового сигнала, при этом выход цифроаналогового преобразовател  соединен со вторым входом второго блока сравнени . На чертеже представлена блок-схема аналог цифрового преобразовател -поразр дного уравновешивани . Преобразователь содержит тактовый генератор 1, распределитель 2, логический блок 3, сумматор 4, цифроаналоговый преобразователь первый сравнивающий блок 6, второй сравнива ющий блок .7, аналоговый сумматор 8 и генер тор 9 экспоненциального сигнала. Длительность TaKtoB уравновешивани  анал го-цифрового преобразовател  в основном опр дел етс  временем установлени  до уровн  по грешности компенсирующего сигнала. Переходный процесс установлени  компенсирующего сигнала описываетс  уравнением AU(t) AUoCVe- /)...,(1) где AU(t) - текущее и ДУо заданное приращение компенсируюЩего сигнала; t- текущее врем  переходного процесса; т- посто нна  времени установлени  компенсирующего напр жени . Заданна  допустима , величина погреиюости и; о; дл  каждого разр да пропорциональна веу соответствующего, разр да, т.е. и. и,. где и. - вес старшего разр да; заданный коэффициент пропорциональности , обычно i - номер разр да. Поскольку анализ результатов уравновешивани  осуществл етс  в конце тактов через равные интервалы времени Т, то можно задать такое TO дл  экспоненты. U(t) U.,.(3) чтобы она проходила через точки дискретной функции Цц-. Приравнива  выражени  2 и 3 и счита  t IT,(4) находим и,-К-2 Ui- К.(5) TO Т Ig e/lg 2 1,44,(6) где Т - длительность такта уравновешивани . Следовательно, дл  осуществлени  параллельной коррекции можно задать область допустимого изменени  компенсирующего напр жени , ограниченную входным сигналом и экспоненциальным сигналом, затухающим по отношению к входному сигналу о посто нной времени TO 1, 44 Т. Аналого-цифровой преобразователь поразр дного уравновешивани  работает следующим образом . .По сигналу Пуск производитс  установка преобразовател  в исходное состо ние. Затем производитс  преобразование измер емого напр жейи  DX по принципу поразр дного уравновешивани  и при необходимости в каждом такте производитс  параллельна  во времеш коррекци  кодового эквивалента. Контрольное напр жение Ug на выходе генератора 9 экспоненциального сигнала в процессе уравновешивани  затухает по экспоненте по отношению к измер емому сигналу и принимает значение в конце каждого такта, равное весу эталонного напр жени  текущего разр да. Если в i-OM такте уравновешивани  компенсирующее напр жение Uj,.; находитс  в области, ограниченной сигналами U х и Ux + Ug, где Uei - значение кoнтpoльнofo напр жени  в конце i-ro такта уравновешивани , то срав- , нивающие блоки 6 и 7 выдают сигналы соответственно Г и О. По этим сигналам логический блок 3 осуществл ет сброс в О i-ый разр д и производит установку в 1 следующий i + 1 . младший разр д сумматора 4. Если в конце i-ro такта уравновешивани  имеют место неравенства Uy, и + Ug, то оба сравнивающих устройства 6 и 7 выдают сигналы 1, по которым логическое устройство 3 одновременно с блокировкой сброса i-ro разр да осуществл ет прибавление к нему 1 и устанавливает в 1 следуюлщй 1+1 младший разр д. Г1сли в конце i-io такта уравновешивани  имеют место неравенства (Jf U и Ц,,- U..4 + . то срабатывающие устройства 6 и 7 вы дают сигналы X), по которым логическое уст ройство 3 одновременно со Сбросом в О i-ro и установкой в 1 i+I разр да осуществл ет вычитание 1 из i-ro разр да. Таким образом, если погрещность преобразовани  превысит допустимый предел, устанавливаемый контрольным напр жением дл  каждого разр да, то осуществл етс  коррекци  результата уравновешивани . Скорость изменени  контрольного и измер емого напр жений имеет небольшое значение по сравнению со скачкообразными приращени ми компенсирующего напр жени , поэтому сигнал, формируемый на выходе аналогового сумматора, имеет ничто Кную динамическую погрешность, что способствует увеличению точности оценки компенсирующего напр жени . Во избежание переполнени  сумматор содержит схемы ограничени  от положительного и отрицательного переполнений. В первом такте коррекци  не производитс , поскольку установка в 1 и прибавление 1 к первому раз р ду а также вычитание 1 после сброса пер вого разр да в О приведет к переполнению сумматора. Поэтому генератор экспоненциального сигнала может включатьс  в работу в конце второго такта, а значение контрольного напр жени  в этот момент на его выходе должно быть равным весу эталона второго разр да При недостаточной точности отработки конт рольного экспоненциального сигнала сохранение заданной точности достигаетс  соответствующим увеличением длительности тактов преобразовани . Использование предлагаемого генератора поненциального сигнала дл  задани  допустимой относительно входного напр жени  области отклЪнени  компенсирующего напр жени  позвол ет осуществл ть коррекцию процесса уравновещивани  дл  всех, кроме первого, разр дов и тем самым значительно сократить длительность тактов и врем  преобразовани . Формула изобретени  Аналого-цифровой преобразователв поразр дного уравновешивани , содержащий тактовый генератор, выход которого соединен со входом распределител , первый выход которого соединен с первым входом логического блока , выход которого через сумматор и цифроаналоговый преобразователь соединен с первым входом первого блока сравнени , второй вход которого подключен ко входной шине а 1алогового сигнала, а выход соединен со вторым входом логического блока, третий вход которого соединен с выходом второго блока сравнени , первый вход которого соединен с выходом аналогового сумматора, отличающийс  тем, что, с целью увеличени  быстродействи , введен генератор экспоненциального сигнала, вход которого соединен со вторым выходом распределител , а выход соединен с первым входом аналогового сумматора, второй вход которого соединен с входной шиной аналогового сигнала, при этом выход цифроаналогового преобразовател  соединен со вторым входом второго блока сравнени . Источники информации, прин тые во внимание при экспертизе 1.Островерхов В. В. Динамические погрешности аналого-цифровых преобразователей. Л., Энерги , 1975.
2. 2.Авторское свидетельство СССР N 324705, кл. Н 03 К 13/17, 08.06.70.