SU817720A1

SU817720A1 - Multichannel redundancy generator

Info

Publication number: SU817720A1
Application number: SU792762237A
Authority: SU
Inventors: Сергей Григорьевич Царапкин
Original assignee: Ордена Октябрьской Революции,Ордена Трудового Красного Знаменипредприятие П/Я B-2969
Priority date: 1979-05-07
Filing date: 1979-05-07
Publication date: 1981-03-30

Description

. -1 ; . Изобретение относитс к вычислительной технике и может быть исполь эовано при построении высоконадежны и стабильных генераторов тактовых и пульсов и делителей частоты. Известен резервированный генератор тактовых импульсов, содержаздий ,в резервируемых генераторов, соединвнншс через блок переключени е вы нодными каскадами и через блоки кон трол с управл ющими входами блока переключени l . Однако в этом формирователе возможно нарушение синфазного фомйрова ии последовательностей импульсов в момент отказа ведущего генератора и переключени на резервный генератор Известен также резервированный многоканальный формирователь тактовых импульсов, содержащий в каждом канале источник входных импульсов, соединённый через делитель частоты и элемент совпадени , триггер с мажоритарными элементами, выходед кото рых через узлы установки соединены с установочными входами делител Г21« Недостаток у-стройства состоит в том, что во врем отказа источника входных импульсов или делител частоты на всех выходах устройства могут возникать импульсные сигнсшы, длительность которых имеет случайный характер. Наиболее близким к предлагаемому вл етс резервированное многоканальное устройство дл формировани тактовых импульсов, содержащее в каждом канале резервировани автогенератор, делитель частоты, дешифратор, тригpep пам ти, триггер, обратной св зи, мажоритарный элемент,триггеры признакд фазы и лО1;ические элементы З . Однако из-за разброса частот автогенераторов посто нно мен ютс фазовые соотной1ени между сигналами на входах делителей частоты, происходит рассогласование по фазе работы делителей и неодновременное срабатывание дешифраторов и треггеров пам ти, что приводит к периодическому удлинению или укорочению периода выходных сигналов , так как мажоритарные элементы .срабатывают от разных пар триггеров пам ти, в результате чего период выходньос сигналов устройства не вл етс стабильным и зависит от частот и фазовых соотношений между сигналами всех автогенераторов. Цель изобретени - повышение стабильности генератора.. -one ; . The invention relates to computing and can be used in the construction of highly reliable and stable clock and pulse generators and frequency dividers. A redundant generator of clock pulses, content in the redundant generators, is known, which is connected via a switching unit in one stage and through control units to the control inputs of the switching unit l. However, in this driver it is possible that the in-phase fomir and pulse sequences are violated at the time of the master oscillator failure and switching to the back-up generator. A redundant multichannel clock pulse generator containing a source of input pulses connected through a frequency divider and a coincidence element, a trigger with the majority elements, is also known the output of which, through the installation nodes, is connected to the installation inputs of the G21 divider “The drawback of the device is that A pulse of a source of input pulses or a frequency divider at all outputs of the device may generate pulse signals, the duration of which is random. Closest to the proposed is a redundant multi-channel device for generating clock pulses, containing in each reservation channel an oscillator, a frequency divider, a decoder, a memory trigger, a trigger, feedback, a major element, phase triggers, and LO1; However, due to the frequency variation of the autogenerators, the phase relations between the signals at the inputs of the frequency dividers constantly vary, the phase difference between the dividers and the non-simultaneous operation of the decoders and memory triggering occur, which leads to a period of extension or shortening of the period of the output signals, since the majority elements working from different pairs of memory triggers, as a result of which the output period of the device signals is not stable and depends on the frequencies and phase relationships between the signals. lamy all autogenerators. The purpose of the invention is to increase the stability of the generator.

Поставленна цель достигаетс тем, что в резервированный генератор, сОдерх ащий в каждом канале последовательно соединенные задающий генератор делитель частоты, дешифратор и триггер пам ти, дополнительно ввод тс в каждый канал элементы И по числу каналов и. пороговый элемент, входы которого соединены с выходами триггеров пам ти каждого канала, а- выход со входом установки в ноль триггера пам ти и первыми входами элементов И данного канала, вторые входы которых соединены с выходами соответствуннцих дешифраторов других каналов, а выходы - с соответствующими установочными входами делител частоты данного канала.This goal is achieved by the fact that the redundant oscillator containing the serially connected master oscillator in each channel, a frequency divider, a decoder and a memory trigger are additionally inserted into each channel by AND elements by the number of channels and. threshold element whose inputs are connected to the memory trigger outputs of each channel, a is the output with the installation input to zero of the memory trigger and the first inputs of the AND elements of this channel, the second inputs of which are connected to the outputs of the corresponding decoders of other channels, and the outputs with the corresponding settings inputs of the frequency divider of the channel.

На чертеже изображена блок-схема предлагаемого резервированного генератора .The drawing shows a block diagram of the proposed redundant generator.

Генератор содержит в каждом канале последовательно соединенные задающий генератор 1, делитель 2 частоты, деашфратор 3, триггер 4 пам ти и пороговый элемент 5, входы которого соединены с выходами триггеров 4 пам ти каждого канала, а выход - со входом устансгвки и вдоль триггера 4 пам ти данного канала и первыми входами элементов И б данного канала, вторые входы которых соединены с выходами соответствующих дешифраторов 3 каналов ,а выходы - с соответствующими установочными входами делител 2 частоты данного канала; Дешифраторы 3, каналов настроены на срабатывание при различных, состо ни х Делителей 2 частоты , в зависимости от номера, присвоенного каналу. Дешифратор 3i-ro канала срабатывает при n+{i-l)«K состо нии делител 2 частоты, где п - коэффициент делени частоты зада ющего генератора 1, а - целое число, конкретна величина которого определ етс , исход из стабильнсюти задаюашх генераторов 1 и требуемого времени переключени на резервный канал, при отказе вёдуи(его. Все делители 2 частоты имеют установочнью входы (по числу каналов резервировани дл их установки в состо ни О, К, 2К... {1-1)К...,(р-1)К. The generator contains in each channel serially connected master oscillator 1, divider 2 frequencies, desparate 3, memory trigger 4 and threshold element 5, the inputs of which are connected to the memory trigger outputs 4 of each channel, and the output with the setup input and along memory trigger 4 These channels and the first inputs of the elements And b of this channel, the second inputs of which are connected to the outputs of the corresponding decoders 3 channels, and the outputs - with the corresponding installation inputs of the divider 2 frequency of this channel; Decoders 3, channels are configured to operate in different Divider conditions, 2 frequencies, depending on the number assigned to the channel. The 3i-ro channel decoder is triggered when n + {il) "K is the splitter state 2 frequencies, where n is the frequency division factor of the master oscillator 1, and is an integer, the specific value of which is determined based on the stability of the specified oscillators 1 and the required time switching to the backup channel, in case of failure of the driver (it. All 2 frequency dividers have setting inputs (by the number of backup channels for their installation in O, K, 2K ... {1-1) K ..., (p- 1 TO.

Устройство работает следующим образом ..The device works as follows.

В каждом канале с задающих генераторов поступгиот снгнгшы на входы делителей 2 частоты, осуществл ющие пересчет сигнешов. Когда на каком-либо из делителей 2 частоты устанавливаетс згшанное состо ние, на выходе дешифратора 3 своего канала по вл етс .сигнал, запоминаемый на триггере 3 пам ти. После включени питани сигНсшы на выходах дешифраторов 3 и, следовательно, на выходах триггеров 4 пам ти по вл ютс неупор доченным образе. I. Сигнал на выходе пороговых элементов 5 (с порогом срабатывани , In each channel, from the master oscillators, the input signals are transmitted to the inputs of the dividers 2 frequencies, which recalculate the signals. When a split state is set on any of the 2 frequency dividers, the output of the decoder 3 of its channel appears. The signal stored on the trigger 3 of the memory. After turning on the power of the signal at the outputs of the decoder 3 and, therefore, at the outputs of the memory trigger 4, a disordered image appears. I. The signal at the output of the threshold elements 5 (with a response threshold,

равнь1м т)по витс при срабатываний дешифратора 3 и триггера 4 пам ти какого-то j-ro канала, сигнал с которого поступив на пороговые элементы т-ым по счету. При этом в ка адом канале ла входах одного из элементов И 6, выход которого соединен со входом установки делител 2 частоты в состо ние (j -1)К/ присутствуют сигналы с выхода порогового элемента 5 и выхода дешифратора 3 j-ro канала. На выходах элементов И б по вл ютс сигналы, устанавливак цие делители 2 частоты в состо ние (j-l)K. Таким образом, все делители 2 частоты установлены в одно и то же состо ние, от которого и продолжают счет выходных сигналов задающих генераторов 1, а триггеры 4 пам ти - в нуль сигналами с выходов пороговых элементов 5. При исправности каналов, так как все дешифраторы 3 настроены на срабатывание при различных состо ни х делителей частоты, пор док их срабатывани строго определенный. Первыми срабатывают дешифратор 3 и триггер 4 пам ти первого канала, вторыми второго канала, т-ыми - т-го и т.д., т-ым по счету срабатывает дешифраторis equal to 1 t in the wits when the decoder 3 is triggered and the memory 4 is triggered by some j-ro channel, the signal from which enters the threshold elements on the tth account. At the same time, in each channel of the inputs of one of the elements 6, the output of which is connected to the input of the installation of the 2 frequency divider to the state (j -1) K / there are signals from the output of the threshold element 5 and the output of the decoder 3 of the j-ro channel. At the outputs of the elements And b, the signals appear, setting the dividers 2 frequencies to the state (j-l) K. Thus, all dividers 2 frequencies are set to the same state, from which the output signals of master oscillators 1 continue to be counted, and triggers of memory 4 are zeroed by signals from the outputs of threshold elements 5. When the channels are healthy, all the decoders 3 are configured to operate under various conditions of frequency dividers, the order of their operation is strictly defined. First, the decoder 3 and the trigger 4 of the memory of the first channel are triggered, the second of the second channel, the t-th - t-th, etc., t-by the account the decoder is triggered

3и триггер 4 пам ти т-го канала.При этом происходит ср абатывание пороговых элементов 5 и по вл ютс сигналы на выходах элементов И 6, соединенных со входами установки в.состо ние (т-1)К делителей 2 частоты. Происходйт установка всех делителей 2 частоты в одно и то же состо ние (m-l) К, от которого они продолжают счет выходных сигналов задающих генераторов 1, и обнуление триггеров.3 and trigger 4 of the memory of the t-th channel. This causes the accumulation of the threshold elements 5 and the signals at the outputs of the AND 6 elements connected to the installation inputs of the state (t-1) K of frequency dividers 2 appear. The installation of all dividers 2 frequencies in the same state (m-l) K, from which they continue to count the output signals of master oscillators 1, and resetting of the flip-flops.

4пам ти сигналами с выходов пороговых элементов 5. Пор док срабатывани дешифраторов 3 и триггеров 4 пам ти остаетс прежним и процесс от состо ни (m-l)K до срабаты-вани дешифратора 3 и триггера 4 пам ти т-го канала происходит циклически . При этом на выходах пороговых элементов 5 форишруютс сигналы,, период которых зависит только от частЪты задающего генератора 1 т-го канала и коэффициента делени делител 4 signals from the outputs of the threshold elements 5. The order of operation of the decoders 3 and memory triggers 4 remains the same and the process from the state (m-l) K to the operation of the decoder 3 and memory trigger 4 occurs cyclically. At the same time, at the outputs of the threshold elements 5, signals, the period of which depends only on the part of the master oscillator of the 1 -th channel and the division factor of the divider, are routed

2частоты этого канала, равного2 frequencies of this channel equal to

In + (m-J)K - (m-1)K « n При отказе канала, которому присвоен номер меньше Ш1И равный ш , т-ым по счету срабатывает дешифраторIn + (m-J) K - (m-1) K “n If a channel fails, to which a number less than W1 is assigned and equal to w, the decoder is triggered by the counting

3и триггер 4 пам ти (т+1)-го канала и все делители 2 частоты установлены в начальное состо ние тК. Т.ак как дешифратор 3 {m+l)-ro канала настроен на срабатывание при п + тК состо нии делител 2 частоты, то коэффициент делени , йоторьм определ етс величина первого формируемого после отказа, периода выходного сигнала, равен (п + т-К) - (т-1)К п+К, т.е. происходит однократное увеличение одного периода выходного сигнала изза увеличени коэффициента делени . В дальнейшем, поскольку пор док сраШатывани дешифраторов 3 и триггеров 4 пам ти при счете от состо ни остаетс прежним,процесс счета от этого состо ни до срабатывани дешифратора 3 и триггера 4 пам ти т+1)-го канала происходит циклически при этом на выходах пороговых элементов 5 формируютс сигналы, период которых определ етс частотой задающего генератора 1т+1 канала и коэф фициентом делени делител частоты этого канала, равного (п )-m.. Поскольку при нормальной работе устройства происходит срабатывание дегиифраторов 3 только первых m каналов , а остальные срабатывать не успе вают , так как происходит установка делител 2 частоты в начальное состо ние « то отказ канала, которому присвоен номер больию m , на формирование выходных сигналов генератора вли ни не оказывает. Работоспособность устройства сохран етс до тех пор, пока число исправных каналов больше или равно m., т.е. пока возможно срабатывание пороговых элементов 5. В простейшем случае, когда порог срабатывани пороговых элементов га рдвён 1, генератор работоспособен при наличии хот бы одного исправного канала . Таким рбраэом, предлагаемый резервированный генератор позвол ет форсшровать на выходах каналов генератора сигналы, стабильность периода которых определ етс лишь стабильностыо частоты задающего генератора одного канала , который вл етс ведущим, а также парировать отказы в одном или нескольких каналах в зависимости от кратности резервировани и порога срабатывани пороговых элементов. формула изобретени Многоканальный резервированный генератор, содержащий в каждом канале последовательно соединенные задающий генератор, делитель частоты, дешифратор и триггер пам ти, отличающийс тем, что, с целью повышени стабильности генератора,он содержит в каждом канале элементы И по числу каналов и пороговый элемент, входы которого соединены с выходами триггеров пам ти каждого канала, а выход - со входсж установки в ноль триггера пам ти и первыми входами элементов И данного канала, вторые входы которых соединены с выходами cooTBeTCTByn ix дешифраторов других каналов, а выходы - с соответствующими установочными входами делител частоты данного канала. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР К 427480, кл. Н 03 К 23/00, 1971. 2.Авторское свидетельство СССР , 488209, кл. 6 06 F 11/00, 1973. 3.Авторское свидетельство СССР по за вке 2616265/24, кл.С Об F 11/00, 1978.3 and the trigger 4 of the memory (t + 1) of the channel and all 2 frequency dividers are set to the initial state TK. Since the 3 {m + l) -ro channel decoder is configured to operate when the n + tK state of divider 2 frequencies is triggered, the division factor, which is determined by the magnitude of the first output signal after the failure, is equal to (n + t - K) - (t-1) K p + K, i.e. there is a one-time increase in one period of the output signal due to an increase in the division ratio. Subsequently, since the order of the descramblers 3 and the memory triggers 4, when counting from the state, remains the same, the counting process from this state to the operation of the decoder 3 and memory trigger 4 of the + 1) -th channel occurs cyclically at the outputs threshold elements 5 generate signals whose period is determined by the frequency of the master oscillator 1t + 1 channel and the division factor of the frequency divider of this channel, equal to (n) -m .. Since during normal operation of the device, only the first m the channels and the others do not have time to work, since setting the splitter 2 frequency to the initial state, then the failure of the channel to which the number has been assigned has no effect on the output signals of the generator. The operability of the device is maintained as long as the number of healthy channels is greater than or equal to m., I.e. while the triggering of the threshold elements is possible. 5. In the simplest case, when the threshold of triggering the threshold elements is equal to 1, the generator is operational if there is at least one healthy channel. Thus, the proposed redundant generator allows to force signals at the outputs of the generator channels, the period stability of which is determined only by the stable frequency of the master oscillator of one channel, which is the leading one, and also to counter failures in one or several channels depending on the redundancy ratio and the threshold. threshold elements. Invention Multi-channel redundant generator containing serially connected master oscillator, frequency divider, decoder and memory trigger in each channel, characterized in that, in order to increase generator stability, it contains in each channel the AND elements by the number of channels and the threshold element inputs which are connected to the outputs of the memory trigger of each channel, and the output from the input of the zeroing of the memory trigger and the first inputs of the AND elements of this channel, the second inputs of which are connected to the outputs of cooTBeT CTByn ix decoders other channels, and outputs - with the corresponding installation inputs of the frequency divider of the channel. Sources of information taken into account during the examination 1. USSR author's certificate K 427480, cl. H 03 K 23/00, 1971. 2. USSR author's certificate, 488209, cl. 6 06 F 11/00, 1973. 3. The USSR author's certificate in accordance with the application 2616265/24, class C. About F 11/00, 1978.

-J V-J V

-Э-E

Claims

Claim

A multi-channel redundant generator containing in each channel a serially connected master oscillator, a frequency divider, a decoder and a memory trigger, characterized in that, in order to increase the stability of the generator, it contains in each channel AND elements by the number of channels and a threshold element whose inputs are connected to the outputs of the triggers of the memory of each channel, and the output is from the input ”* setting the zero of the memory trigger and the first inputs of AND elements of this channel, the second inputs of which are connected to the outputs of the corresponding decoders Orov of other channels, and the outputs - with the corresponding installation inputs of the frequency divider of this channel.