SU842623A1

SU842623A1 - Multi-channel phase meter

Info

Publication number: SU842623A1
Application number: SU782646178A
Authority: SU
Inventors: Валерий Иванович Гупалов; Шамсаддин Юсуф Оглы Исмаилов; Николай Федорович Сысоев; Александр Тихонович Коптев
Original assignee: Ленинградский Ордена Ленина Политехническийинститут Им. M.И.Калинина
Priority date: 1978-07-20
Filing date: 1978-07-20
Publication date: 1981-06-30

Description

Изобретение относитс к измерите ной технике и информационно-измерит ным системам и предназначено дл ра боты с фазовыми датчиками, например линейными индуктосинами, в составе информационно-измерительных систем дл измерени усталостных повреждений авиационных и других конструкций . Известен многоканальный фазометр содержащий в каждом канале последовательно соединенные усилители-ограничители и схемы логического умножени , схемы логического сложени , входы которых соединены с выходами схем логического умножени , дешифратор, кольцевое переключающее устррйство, пороговое устройство в каждом канале, генератор пилообразного напр жени , схему логического сложени , входы которой соединены с выходами пороговых устройств , усилитель-ограничитель в опорном канале, выход которого соединен с управл ющим входом генератора пилообразного напр жени и вхо дом кольцевого переключающего устройства , выход последнего соединен со входом дешифратора, а его выходы соединены со вторыми входами схем логического умножени . Данное устройство позвол ет одновременно наблюдать на экране осциллографа фазовые сдвиги в восьми каналах в пределах 1180 D. Недостатком этого устройства вл етс малый предел измерени сдвига фазы. Известен также фазометр, содержащий формирователи импульсов, триггерные делители частоты, схему И, коммутатор, выходи которого соединены со входами схемы И, один из делителей частоты содержит инвертор, т основных и т-1 дополнительных триггеров-, причем один из выходов П-1-ГО дополнительного триггера св зан со счетным входом п-го основного триггера, другой выход со счетным входом п-го дополнительного триггера, счетный вход первого основного триггера и вход инвертора соединены с выходом формировател импульсов, счетный вход первого дополнительного триггера соединен с выходом инвертора, а выходы основных триггеров соединены со входами коммутатора. Устройство позвол ет измер ть фазовые сдвиги в пределах (т 1,The invention relates to measuring equipment and information measuring systems and is intended for operation with phase sensors, for example, linear inductosines, as part of information measuring systems for measuring fatigue damage of aviation and other structures. A multi-channel phase meter is known that contains in each channel serially connected amplifiers-limiters and logic multiplication circuits, logic addition circuits, the inputs of which are connected to the outputs of logic multiplication circuits, a decoder, a ring switching device, a threshold device in each channel, a sawtooth voltage generator, a logic addition circuit whose inputs are connected to the outputs of threshold devices, the amplifier-limiter in the reference channel, the output of which is connected to the control input of the generator the torus of the sawtooth voltage and the input of the ring switching device, the output of the latter is connected to the input of the decoder, and its outputs are connected to the second inputs of the logic multiplication circuit. This device allows you to simultaneously observe on the oscilloscope screen phase shifts in eight channels within 1180 D. The disadvantage of this device is the small limit of the phase shift measurement. Also known is a phase meter containing pulse formers, trigger frequency dividers, circuit AND, switch, whose outputs are connected to circuit inputs AND, one of the frequency dividers contains an inverter, t main and additional t-1 additional trigger-, and one of the outputs P-1- GO additional trigger is connected with the counting input of the n-th main trigger, another output with the counting input of the n-th auxiliary trigger, the counting input of the first main trigger and the input of the inverter are connected to the output of the pulse shaper, the counting input of the first additional the main trigger is connected to the output of the inverter, and the outputs of the main triggers are connected to the inputs of the switch. The device allows to measure phase shifts within (t 1,

2,:з,...} Г2.2,: h, ...} r2.

Недостатками данного устройства вл ютс низка точность измерени фазового сдвига, обусловленна применением однополупериодной схемы измерени , и низка достоверность измерений из-за сбоев делителей частоты от помехи i других факторов Цель изобретени - повышение точности измерени .The disadvantages of this device are the low accuracy of the phase shift measurement due to the use of the full-wave measurement circuit, and the low accuracy of the measurements due to the failure of the frequency dividers from interference i of other factors. The purpose of the invention is to improve the measurement accuracy.

Указанна цель достигаетс тем:, что в многоканальный фазометр,содержа ший в каждом из каналов последовательно соединенные форгчшрователи импульсов и делители частоты, коммутатор и элемент И, инвертор в опорном канале измерени , вход которого соединен с формирователем импульсов, и счетный триггер, один из выходов которого соединен с первым входом элемента И, а вход - с инверсным выходом делител частоты и со вторым входом элемента И,в каждый из каналов фазометра введены дополнительный инвертор, второй делитель частоты и блок устранени сбоев, дополнительные элементы И и ИЛИ, подключенные через нормализатор и фильтр к коммутатору , при этом входы элемента ИЛИ соединены с выходами первого и второго элементов И, блок устранени сбоев в каждом из каналов соединен по входам с пр глыми и инверсными выходами Первого и второго делителей частоты, с выходами формировател импульсов и инвертора, а по выходам со входами первого и второго дели- телей частоты,причем третий вход первого элемента И соединен с пр мым выходом первого делител частоты, а третий вход второго элемента И с пр мым выходом второго делител частоты каждого из исследуемых каналов ,This goal is achieved by the fact that, in a multichannel phase meter, containing in each channel, serially connected impulse and frequency dividers, switch and element I, an inverter in the reference measurement channel, the input of which is connected to the impregnator, and a counting trigger, one of the outputs which is connected to the first input of the element I, and the input to the inverse output of the frequency divider and to the second input of the element I, an additional inverter is introduced into each of the channels of the phase meter, the second frequency divider and the unit is eliminated failures, additional elements AND and OR connected through a normalizer and a filter to the switch, while the inputs of the element OR are connected to the outputs of the first and second elements AND, the block for eliminating failures in each channel is connected to the direct and inverse outputs of the first and second dividers frequencies, with the pulse driver and inverter outputs, and the outputs with the inputs of the first and second frequency dividers, the third input of the first And element connected to the direct output of the first frequency divider, and the third input of the second element And with the direct output of the second frequency divider of each of the channels studied,

Кроме того, блок устранени сбоев содержит восемь элементов И-НЕ, четыре формировател импульсов и четыре элемента ИЛИ, при этом первые входы первого и третьего элементов И-НЕ соединены с пр мым выходом первого триггера первого делител частоты, а выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, вторые вды п того и седьмого элементов И-НЕ св заны с инверсным выходом первого триггера первого делител частот . авыход п того элемента И-НЕ - с лервым входом шестого из указанных элементов Й-НЕ, при этом также второй вход третьего и первый вход п того элементов И-НЕ соединены с пр мым вькодом первого триггера второго делител частоты, а выход третьего элемента И-НЕ - с первым входом четвертого аналогичного элемент второй вход первого и первый вход седьмого элементов И-НЕ подключены In addition, the failover block contains eight AND-NOT elements, four pulse drivers and four OR elements, with the first inputs of the first and third AND-NO elements connected to the direct output of the first trigger of the first frequency divider, and the output of the first AND-NOT element connected to the first input of the second NAND element, the second vda of the fifth and seventh NAND elements are connected with the inverse output of the first trigger of the first frequency divider. The output of the fifth NAND element is with the left input of the sixth of the specified H – NO elements, while the second input of the third and the first input of the five AND – NE elements are connected to the right of the first trigger of the second frequency divider, and the output of the third AND element -NO - with the first input of the fourth similar element the second input of the first and the first input of the seventh element is NOT connected

к инверсному выходу первого триггера второго делител частоты, а выход седьмого элемента И-НЕ - к первому входу восьмого элемента И-НЕ вторые входы второго и шестого элементов И-НЕ соединены со входом первого триггера первого делител частоты а вторые входы четвертого и восьмого элементов И-НЕ - со входом первого триггера второго делител частоты, входы формирователей импульсов соединены соответственно с выходами второго, четвертого, шестого и восьмого элементов И-НЕ, а первые В5сод :| первого и второго элементов ИЛ выходом первого формировател импульсов , выход первого элемента ИЛИ соединен со входом установки в нуль первого триггера первого делител частоты, второй вход второго и первый вход третьего элементов ИЛИ - с выходом второго формировател импульсов , а выход второго элемента ИЛИ подключен к входу уст ановки в нуль первого триггера второго делител частоты, при этом вторые входы первого и четвертого элементов ИЛИ соединены с выходом четвертого формирова .тел импульсов, а выход четвертого элемента ИЛИ - со входом установки в единицу первого триггера второго делител частоты,. второй вход третьего и первый вход четвертого элементов ИЛИ соединены с выходом третьего формировател импульсов, а выход третьего элемента ИЛИ подсоединен ко входу установки в единицу первого триггера первого делител частоты.to the inverse output of the first trigger of the second frequency divider, and the output of the seventh element AND-NOT to the first input of the eighth element AND-NOT the second inputs of the second and sixth elements AND-NOT are connected to the input of the first trigger of the first frequency divider and the second inputs of the fourth and eighth elements AND -NON - with the input of the first trigger of the second frequency divider, the inputs of the pulse shapers are connected respectively to the outputs of the second, fourth, sixth and eighth elements AND-NOT, and the first B5sod: | The first and second elements of the IL output of the first pulse driver, the output of the first element OR is connected to the input of the first trigger of the first frequency divider, the second input of the second and the first input of the third OR element - with the output of the second pulse shaper, and the output of the second element OR is connected to the input setting the first trigger of the second frequency divider to zero, the second inputs of the first and fourth elements OR are connected to the output of the fourth pulse form, and the output of the fourth element OR is connected to the installation input in the unit of the first trigger of the second frequency divider ,. the second input of the third and the first input of the fourth element OR are connected to the output of the third pulse generator, and the output of the third element OR is connected to the input of the unit installation of the first trigger of the first frequency divider.

На фиг.1 изображена блок-схема предлагаемого устройства- на фиг. 2 пример реализапии блока устранени сбоев дл первых триггеров делителей .1 shows a block diagram of the proposed device in FIG. 2 is an example of realizing a troubleshooting block for the first triggers of dividers.

Устройство содерлсит формирователи 1-1-1 п импульсов, инверторы 2 :l-2-.R, делители 3 частоты на 2 (т 1,2,3. . .) , блоки 4 1-4гп устранени сбоев, счетный триггер 5 элементы И , элемент ИЛИ 7::Ll-7-:n, нормализаторы 8-1-8 п , фильры , коммутатор 10.The device contains shapers 1-1-1 n pulses, inverters 2: l-2-.R, dividers 3 frequencies by 2 (m 1,2,3...), Blocks 4 1-4gp troubleshooting, counting trigger 5 elements And, the element OR 7 :: Ll-7-: n, normalizers 8-1-8 p, filters, switch 10.

Блок устранени сбоев (см. фиг.2содержит первый триггер 11 первого делител частоты, первый триггер 12 второго делител частоты, элементы И-НЕ 13-20, формирователи 21-24 импульсов ,, элементы ИЛИ 25-28.The block for elimination of failures (see FIG. 2 contains the first trigger 11 of the first frequency divider, the first trigger 12 of the second frequency divider, AND-NOT elements 13-20, impulse generators 21-24, elements OR 25-28.

Устройство работает следующим образом .The device works as follows.

Claims

1. USSR author's certificate number 334527, cl. G 01 R 25/04, 1972.

2. USSR author's certificate f. 410330, cl. G 01 R 25/00, 1974.