SU809194A2 - Вычислительна система - Google Patents

Description

(54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА

1

Изобретение относитс  к вычислительной технике, может быть использовано дл  построени  высокопроизводительных многомашинных вычислительных систем.

По основному авт. св. № 533928 известна вычислительна  система, содержаша  управл ющую и М управл емых вычислительных машин. М групп элементов И, дешифратор, регистр управлени , коммутатор и регистр приращений, причем первый выход управл ющей вычислительной машины соединен через регистр приращений с первым Входом коммутатора, выход которого соединен со входом регистра управлени , выход которого соединен со входом дешифратора, М выходы которого соединен соответственно с первыми входами элементов И М групп, второй и третий выходы управл ющей вычислительной машины соединены соответственно с вторы.ми входами соответствующих элементов И каждой из М групп, выходы которых подключены соответственно к первым и вторым входам соответствующих управл емых вычислительных машин, первые выходы которых соединены со вторым выходом соответствующих элементов И М групп, выходами подключенных к первому входу управл ющей вычислительной машины, четвертый выход которой соединен со вторым входом коммутатора I.

Недостаток этого устройства состоит в ограниченной области применени , что обусловлено жесткой дисциплиной работы системы, согласно которой инициатором обмена может выступать только управл юща  вычислительна  мащина.

Цель изобретени  - расширение области применени  системы.

Поставленна  цель достигаетс  тем, что в вычислительную систему введены группы элементов ИЛИ, элемент ИЛИ, дополнительна  группа элементов И и М узлов формировани  сигналов состо ни , каждый из которых включает регистр состо ни ,

5 триггер запроса, регистр приоритета , схему сравнени   и группу элементов И, причем первый, второй и третий выходы i-той управл емой вычислительной Машины соединены соответственно со входами регистра состо ни , регистра приоритета и триггера запроса, выходы регистра состо ний подключены к  ервым входам соответствующих элементов И i-ro узла формировани  сигналов состо ни , вторые входы которых подключены к первому выходу регистра приоритета, а третьи входы - к выходу схемы сравнени , первый вход которой соединен со вторым выходом регистра приоритета, выход триггера запроса i-ro узла формировани  сигналов состо ни  соединен с i-тым входом элемента ИЛИ, выход которого подключен ко второму входу управл ющей вычислительной машины, выходы элементов И группы i-ro узла формировани  сигналов состо ни  соединены с i-тыми входами соответствующих элементов ИЛИ группы, вторые входы схем сравнени  узлов формировани  сигналов состо ни  подключены к п тому выходу управл ющей вычислительной машины, группа входов которой соединена с выходами элементов ИЛИ группы и первыми входами элементов И дополнительной группы, а шестой выход - со вторыми входами элементов И дополнительной группы, выходы которых подключены к группе входов регистра управлени  (i 1, М). На чертеже представлена блок-схемавычислительной системы. Вычислительна  система содержит регистра 1 приращений, коммутатор 2, регистр 3 управлени , дешифратор 4, М групп элементов 5 И {индексы обозначают номера управл емых вычислительных машин ВМ 6), узлы 7 формировани  сигналов состо ни , включающие регистр 8 состо ни , триггер 9 запроса, регистр 10 приоритета, схему И сравнени  и группу элементов 12 И, элемент 13 ИЛИ, группу элементов 14 ИЛИ, дополнительную группу элементов 15 И, первый 16, четвертый 17 выходы, первый вход 18, второй 19 и третий 20 выходы, второй вход 21, п тый выход 22, группу входов 23 и шестой выход 24 управл ющей вычислительной машины (УВМ) 25. Устройство работает следующим образом. В исходном положении триггеры 9 и триггеры регистров 8 наход тс  в нулевом состо нии , что свидетельствует об отсутствии запросов на обмен информацией со стороны ВМ. На регистрах 10 наход тс  коды адресов ВМ. Эти коды указывают на приоритетность ВМ в системе. Настройка управл ющей ВМ - обмен информацией между УВМ 25 и ВМ 6 по инициативе управл ющей ВМ - осуществл етс  следующим образом. Команда настройки заноситс  в регистр 1 приращений по выходу 16. Состо ние регистра 1 определ ет режим работы УВМ 25 с оперативной пам тью ВМ системы и устанавливаетс  управл ющей ВМ по цепи 16. Регистр 1 содержит несколько характерных участков, число которых зависит от количества различных причин (чтение операнда, запись результатов и других подобнь1х обращений к оперативной пам ти ВМ). Информаци  о состо нии регистра 1 через коммутатор 2 в промежутки времени, определ ющие подачу управл ющей ВМ разрешаюших сигналов по выходу 17, поступает на вход регистра 3. По состо нию регистра 3 дешифратор 4 на одном из выходов вырабатывает управл ющий сигнал, по которому определ етс  номер ВМ. Код адреса обращени  поступает на элементы 5 И по выходу 19 и далее в регистр адреса оперативной пам ти только выбранной ВМ 6. Через элементы 7 по выходу 20 осуществл етс  передача синхронизирующих сигналов и управл ющей информации от УВМ к ВМ без нарушени  процесса вычислени  в них. Элементы 5 И обеспечивают обмен информацией при обращении ВМ по входу 18 управл ющей ВМ 25. Обмен информацией по инициативе одной из ВМ производитс  следующим образом. При окончании решени  одной задачи или при другом виде запроса на обмен информацией сигнал о необходимости обмена посылаетс  на триггер 9, который перебрасываетс - в единичное состо ние. Далее сигнал о наличии запроса через элемент 13 ИЛИ поступает на вход 21 управл ющей В74. Одновременно на регистр 8 от этой ВМ поступает код операции обмена: решена очередна  задача, требовани  ввода-вывода информации, сигналы от системы контрол  ВМ и др. На регистре lO посто нно хранитс  код номера ВМ, причем этот код в процессе функционировани  ВС может мен тьс  управл ющей ВМ (на чертеже цепи установки кодов от управл ющей ВМ не показаны). По сигналу с выхода элемента ИЛИ 13 о наличии запросов на обмен информацией от ВМ 6 управл юща  ВМ опрашивает регистры 10 путем поочередной подачи по выходу 22 на схемы 11 сравнени  кодов опроса, равных номерам ВМ в пор дке их приоритетности . При совпадении кода опроса , поступающего от управл ющей ВМ, и номера (приоритета) ВМ с регистра 10 и при наличии требований обмена на регистР коды с регистров 8 и 10 через эле.менТЫ 12 И И элементы 14 ИЛИ по входу 23 поступают на управл ющую ВМ, котора  анализирует информацию о запросе на обмен и принимает решение об изменении программы работы системы, записанной в регистре При этом управл юща  ВМ подает сигнал по выходу 24 на элементы 15 И, в результате чего коды с регистров 8 и 10 через элементы 12 И, элементы 14 ИЛИ и элементы 15 И поступают на регистр 3 управлени . По этим кодам в дальнейщем обеспечиваетс  обмен информацией между управл емой и управл ющей ВМ по инициативе управл емой ВМ. мой ВМ. Таким образом, в вычислительной системе обеспечиваетс  параллельна  работа ВМ при гибкой организации управлени , исключаютс  потери машинного времени, св занные с организацией двухстороннего обмена информации.

Claims (1)

1. Формула изобретения

   Вычислительная система по авт. св. № 533928, отличающаяся тем, что, с целью расширения области применения системы, в ьее введены группа элементов ИЛИ, элемент ИЛИ, дополнительная группа элементов И и М узлов формирования сигналов состояния, каждый из которых включает регистр состояния, три.гер запроса, регистр приоритета, схему сравнения и группу элементов И, причем первый, второй и третий выходы i-той управляемой вычислительной машины соединены соответственно со входами регистра состояния, регистра приоритета и триггера запроса, выходы регистра состояний подключены к первым входам соответствующих элементов И группы i-ro узла формирования сигналов состояния, вторые входы которых подключены к первому выходу регистра приоритета, а третьи входы — к выходу схемы сравнения, первый вход которой соединен со вторым выходом регистра приоритета, выход триггера запроса i-ro узла формирования сигналов состояния соединен с г-тым входом элемента ИЛИ, выход которого подключе.ι ко второму входу управляющей вычислительной машины, вы5 ходы элементов И группы i-ro узла формирования сигналов состояния соединены с i-тыми входами соответствующих элементов ИЛИ группы, вторые входы схем сравнения узлов формирования сигналов состояния подключены к пятому выходу управ^,0 ляющей вычислительной машины, группа входов которой соединена с выходами элементов ИЛИ группы и первыми входами элементов И дополнительной группы, а шестой выход — с<я‘ вторыми входами элементов И дополнительной группы, выходы которых подключен к группе входов регистра управления (ί = 1,М).