Claims (2)
Изобретение относитс к вычислительной технике ri может быть примене но в аналого-цифровых вычислите.льных машинах, в приборах.и устройствах автоматики и измерительной техни ки, а также в р де других устройств, в которых возникает необходимость воспроизведени нелинейных функций. Известны функционсшьные преобразователи , которые содержат выходной усилитель, преобразователи цифроаналог , компараторы,.логическую схему , счетчик адреса и запоминак ций блок. Данные преобразователи позвол ют автоматизировать набор характера нелинейной зависимости . Недостатками преобразовател вл ютс ограниченность класса воспроизводимых функций, невысокие показатели точности надежности г быстродействи и т.д. Наиболее близким к изобретению по технической сущности вл етс уст ройство, содержсодее устройство определени знака производной, подключен ное к выходу источника входного сигнала , запоминающее устройство, счетчик адреса, выход которого соединен со входом запоминающего устройства, коммутаторы, управл ющие входы кото рых соединены с выходом устройства определени знака производной, буферный регист, подключенный через коммутатор к выходу запоминающего устройства , цифроаналоговые преобразователи , входы которых соединены с выходами определенных разр дов буферного регистра, а выходы - со входами . других коммутаторов, сумматор, входы которого .подключены к выходам соответствующих коммутаторов, компараторы , входы которых соединены с выходами источника входного сигнала и соответствук цих цифроаналоговых преобразователей , а выходы подключены ко входам коммутаторов и счетному входу счетчика адреса, и при этом выход источника входного сигнала соединен со входами двух цифроаналоговых преобразователей 2. Однако устройство обладает существенным недостатком - сравнительно низкой точностью, котора обусловлена применением компараторов дл сравнени входного сигнала с заданными его значени ми в узлс1Х аппроксимации . Компараторы вследствие наличи зоны нечувствительности и гистерезиса не позвол ют производить сравнение сигналов, незначительно отличающихс . друг отхдруга. Это приводит к рграни . чению числа участков аппроксимации и к ограничению снизу длины каждого из участков аппроксимации (длина участка аппроксимации не может быть :выбрана меньше удвоенного значени . зоны нечувствительности компаратора)) что ведет в свою очередь к пониженик) точности воспроизведени функций из вестным устройством. Понижение точнос ти устройства св зано также с необхо димостью преобразовани значений аргумента в узлах аппроксимации, эада- ваемых с некоторой погрешностью цифровым кодом, в аналоговую форму. Последнее обуславливает неэффективность применени дл сравнени аналоговых сигналов, один из которых вл етс аргументом функции, а другой - его значением в узле аппроксимации, высс;ко чувствительных компараторов, которые привод т к значительным усложнени м схемы устройства. Цель изобретени - повышение точности функционального преобразовател . Поставленна цель достигаетс тем что в устройство, содержащее сумматор , три коммутатора, четыре цифроаналоговых преобразовател , буферный регистр, блок пам ти, счетчик адреса блок определени знака производной, выход которого соединен с первыми входами трех коммутаторов и вводом счетчика адреса, выход счетчика адреса соединен со входом блока пам ти выход которого соединен со вторым входом первого коммутатора, выход которого подключен ко входу буферноt-o регистра, первый, второй, третий и четвертый выходы которого соединены соответственно со входами первого и второго и первыми входами третьего и четвертогоцифроаналоговых преобразователей , выходы первого и второго цифроаналоговых преобразователей подключены соответственно ко второму и третьему входу второго коммутатора , а выходы третьего и четвертого цифроаналогоБглх преобразователей соединены соответственно со вторым и третьим входом третьего коммутатора, выходы второго и третьего коммутаторов соединены соответственно с первым и вторым входами сумматора, выход которого вл етс выходом преобразова тел , причем вторые входы третьего и четвертого цифроаналоговых преобразователей и вход блока определени знака производной объединены и вл ютс входом преобразовател , введены аналого-цифровой преобразователь, два блока сравнени и два триггера, при этом выход аналого-цифрового преобразовател соединен с пёрвьвли входами первого и второго блоков сравнени , выходы которых подключенык установоч ным входам соответственно первого и второго триггеров, причем выход первого триггера соединен со счетным входом второго триггера, третьим входом первого коммутатора и четвертыми входами второго и третьего коммутаторов , выход второго триггера подключен к счетному входу первого тригjrepa ,. четвертому входу первого и п -тым входам второго и третьего коммутаторов , вторые входы первого и второго блоков сравнени соединены соответственно с п тым и шестым выходами буферного регистра, а вход аналого-цифрового преобразовател вл етс входом функционального преобразовател . На чертеже приведена блок-схема устройства. Схема содержит источник 1 входного сигнала, блок 2 определени знака производной, блок 3 пам ти, счетчик 4 адреса, коммутаторы 5-7, буферный регистр , цифроаналоговые преобразователи 9-12, сумматор i-3, аналого-цифровой преобразователь 14., блоки 15 и 16 сравнени , триггеры 17 и 18, выход устройства 19. Устройство работает следующим об разом. Воспроизводимую функцию аппроксимируют кусочным полиномом первой степени , так что , где - номер интервала аппроксимации 0(/Ь полиноминальные коэффициенты, которые .известны дл всех участков аппроксимации и хран тс в блоке 3 пам ти. в буферный регистр 8 занесены начальные значени точек квантовани аргумента, полиноминальных коэффициентов на двух соседних; (обычно в начале области изменени аргумента) участках аппроксимации, что достигнуто установкой счетчика 4 адреса в оп-. ределенное состо ние. Значени аргумента в точках квантовани х и . с буферного регистра 8 поданы на входы блоков 15 и 16 сравнени соответственно , и значени коэффициентов 4 4( соответствующих разр дов буферного регистра 8 через цифроаналоговЫе преобразователи 9-12 подаютс на входы коммутаторов 6 и 7. Входной сигнал, преобразуемый в цифровую форму аналого-цифровым преобразователем 14, подаетс на вторые входы блоков 15 и 16 сравнени . Точность выполнени операции сравнени кодов и Х определ етс выбором длины разр дной сетки буферного регистра 8, в которых хран тс значени , Х,, и точностью представлени входного сигнала х цифровым кодом и во много раз превышает аналогичные показатели при сравнении х х с помощью компараторов. Дл управлени работой коммутаторов 5-7 к ним подключены выходы триггеров 17 и 18 и блока 2 определени знака производной. Коммутатором 5 осуществл етс подключение чейки блока 3 пам ти к определенным входным цеп м буферного регистра 8. Триггеры 17 и 18 устанавливаютс в определенное состо ние О или 1 сигнаЬами , подаваемыми на них с выходов 5локов 15 и 16 сравнени кодов. Переход одного из триггеров 17 и 18 из состо ни О в состо ние 1 приводит к переключению по счетному входу другого триггера из состо ни 1 в состо ние О. Счетный вход счетчика адреса и подключен к выходам триггеров 17 и 18, а управл ющий -к выходу блока 2 определени знака производной и переход одного из этих триггеров из состо ни О в состо ние 1 приводит к увеличентию на 1 содержимого счетчика 4 адреса при положительной производной аргумента X и уменьшению на 1 содержимого счетчика 4 адреса при отрицательной прюизводной . На выходе аналого-цифровых преобразователей 9 и 11 получаем сигналы , пропорциональные коэффициентам а на выходе преобразо атеа; и а лей 10 и 12 - пропорциональные произведени м Ъ х H})J.X соответственно В зависимости от состо ни триггеров 17 и 18 и знака производной входного сигнала на выходе коммутатора 6 получаем сигналы, пропорциональные а или положительной производной и , или а при отрицательной производной , а на выходе коммутатора 7ЬХ или Ь,при положительной производной иЪ.х или b X при отрицательной про изводной Пусть значение переменной х таковс ), что его производна положительна и на выходе блока 16 сравнени сигнал равен нулю (соответствует выполнению услови - выходной сигнал преобразова тел 14 меньше сигнала, подаваемого с выхода буферного регистра 8), а сигнал на выходе блока 15 сравнени равен единице. Этим сигналом триггер 17 переключаетс из состо ни О в состо ние и переводит триг гер 18 в состо ние О. В этом случае на выходе коммутаторов 6 и 7 по вл ютс сигналы, пропорциональные a.j и соответственно (к - число, хранимое в счетчике 4 адреса до переключени триггера 17, равное номеру интервала аппроксимации), суммирование которых приводит к по влению на выходе сигнала , которым на к-ом интервале аппроксима ции и определ етс воспроизводима функци . При этом переход триггера 1 в состо ние 1 обуславливает увепич - ние числа, хранимого в счетчике 4 адреса на 1, и из блока 3 пам ти, ко входгш коммутатора 5 подключаютс чейки, содержащие информацию о хаактеристиках К-1-ГО участка аппроксиации х, ац,,,которые занос тс те разр ды буферного регистра 8, в оторых хранилась информаци о харакеристиках К-1-ГО участка аппроксиации х., а., Ь.. При достижении еременной х величины, равной значе-j нию к., на выходе блока 16 сравнени ырабатываетс сигнал, которым тригер 18 перевЬдитс из состо ни О состо ние 1, что в свою очередь риводит к переключению триггера 17 з состо ни 1 в состо ние О. ледствием этого переключени триггеров 17 и 18 вл етс по влени на выходе коммутаторов 6 и 7 сигналов, пропорциональных значени м а.- и ; ц, что приводит к формированию на выходе 19 сумматора 13 сигнала к+и .л которым определ етс функци на к+1-Ом участке аппроксимации. Одновременно состо ние счетчика 4 адреса увеличиваетс на 1 в разр ды буферного регистра 8, в которых хранилась информаци о характеристиках к-го участка гтпроксимации х через открывшиес цепи коммутатора 5 заноситс информации о характеристиках к-ь2-го участка аппроксимации «42 Ь(ц,;2 Дальнейшее увеличение входного сигнала х приводит к повторению описанного цикла. В случае изменени знака производной входного сигнала х счетчик 4 адреса переводитс сигналом, снимаемым с выхода блока 2 определени знака производной, в режим вычитани и теперь ко входам коммутатора 5 подключаетс чейка блока 3 пам ти, в которой хранитс информаци о характеристиках не последующего, а предыдущего интервала аппроксимации, котора ,как и ранее, по переключению триггеров 17 и 18 заноситс в соответствующие разр ды буферного регистра 8. Уменьшение входного сигнала х до величины XK-I приведет к изменению состо ни счетчика 4 адреса и триггеров 17 и 18, в результате чего на выходе коммутаторов 6 и 7 образуютс сигналы, пропорционсшьные значени м а.иЪ.;(Х, что приводит к по влению на выходе 19 сумматора 13 сигнала i|x) Одновременно в буферный регистр 8 занос тс значени х. а., цикл повтор етс . Таким образом, введение аналогоцифрового преобразовател , блоков сравнени и триггеров дл управлени |работой коммутаторов за счет отсутстви цифроаналогового преобразовател и выполнени сравнени входного сигнала с его значением в узлах аппроксимаци , представл емых цифровым кодом, позвол ет при определенном выборе количества разр дов кода производить сравнение сигналов, отсто щих друг от друга на сколь угодно малое рассто ние, а следовательно, повысить TOiHOcTb функционального преобразовател за счет увеличени числа участков аппроксимации при их рроиз о ьной длине. Формула изобретени 51 ун кциональный преобразователь, содержащий сумматор, три коммутатора четыре цифроаналоговых преобразовате л , буферный регистр, блок пам ти, счетчик адреса, блок определени знака производной, выход которого соеди иен с первыми входами трех коммутаторов и вводом счетчика адреса, выход счетчика адреса соединен со входом блока пам ти, выход которого соединен со вторым входом первого коммутатора выход которого подключен ко входу бу ферного регистра, первый, второй, третий и четвертый выходы которого со единены соответственно со входами . первого и второго и первыми входами третьего и четвертого цифроаналоговых . преобразователей, выходы первого и второго цифроаналоговых преобразователей подключе.ны соответственно ко второму и третьему входу второго коммутатора , а выходы третьего и четвер того цифроаналоговых преобразователей соединены, соответственно со вторым и третьим входом третьего коммутатора, выходы второго и третьег.о коммутаторов соединены соответственно с первым и вторнлм входами сумматора, выход которого вл етс выходом преобразовател , причем вторые входы третьего и четвертого цифроаналоговых преобразователей и вход блока определени знака производной объединены и вл ютс входом преобразовател , отличающийс тем, что, с целью повышени точности, в него введены аналого-цифровой пресзбразователь , два блока сравнени и два триггера, при этом выход аналогоцифрового преобразовател соединен с первыми входами первого и второго блоков сравнени , выходы которых подключены к установочным входам соот-. ветственно первого и второго триггеров , причем выход первого триггера соединен со счетным входом второго триггера, третьим входом первого коммутатора и четвертыми входами второго и третьего коммутаторов, выход второго триггера подключен к счетному входу первого триггера, четвертому входу первого и .п тым входам второго и третьего коммутаторов, вторые входы первого и второго блоков сравнени соединены соответственно с п тым и шестым выходами буферного регистра, а вход аналого-цифрового преобразовател вл етс входом функционального преобразовател . Источники информации, прин тые во внимание при экспертизе 1.Гинсбург С. А. и Либарский Ю.Я. функциональные преобразователи с аналого-цифровьм представлением информации . М., Энерги , 1973. The invention relates to computing ri can be used in analog-digital computing machines, devices, automation devices and measuring equipment, as well as in a number of other devices in which the need arises to reproduce non-linear functions. Functional converters are known which contain an output amplifier, digital-analog converters, comparators, a logic circuit, a block address counter and memorization unit. These converters allow you to automate a set of non-linear dependency patterns. The disadvantages of the converter are the limitation of the class of reproducible functions, the low accuracy indices of the reliability and speed of operation, etc. The closest to the invention to the technical essence is a device containing a device for determining the sign of the derivative, connected to the output of the input signal source, a storage device, an address counter whose output is connected to the input of the storage device, the switches whose control inputs are connected to the output devices for determining the sign of the derivative, a buffer register connected via a switch to the output of the storage device, digital-to-analogue converters whose inputs are connected to the output mi certain bits of the buffer register and the outputs - to the inputs. other switches, the adder, the inputs of which are connected to the outputs of the respective switches, comparators whose inputs are connected to the outputs of the input source and the corresponding digital-to-analog converters, and the outputs are connected to the inputs of the switches and the counting input of the address counter, and the output source of the input signal is connected with inputs of two digital-to-analog converters 2. However, the device has a significant drawback - a relatively low accuracy, which is due to the use of comparators tori for comparing an input signal with predetermined values to its uzls1H approximation. Due to the presence of a dead band and hysteresis, comparators do not allow for the comparison of signals that are slightly different. friend from each other. This leads to rugany. the approximation plots and limiting the length of each approximation plots from the bottom (the length of the approximation plots cannot be: less than twice the value of the comparator dead band) is selected, which leads in turn to a decrease in the accuracy of reproducing functions from the well-known device. The reduction in the accuracy of the device is also associated with the need to convert the argument values in the approximation nodes, which are determined with some error by the digital code, into analog form. The latter causes the inefficiency of the application for comparing analog signals, one of which is the function argument, and the other its value in the approximation node, high-sensitivity sensitive comparators, which lead to significant complications of the device circuitry. The purpose of the invention is to improve the accuracy of the functional converter. The goal is achieved by the fact that in a device containing an adder, three switches, four digital-analog converters, a buffer register, a memory block, an address counter, a derivative sign determining block, the output of which is connected to the first inputs of three switches and the address counter is inserted, the output of the address counter is connected the input of the memory unit whose output is connected to the second input of the first switch, the output of which is connected to the input of the buffer-o register, the first, second, third and fourth outputs of which are connected respectively with the inputs of the first and second and first inputs of the third and fourth digital-to-analog converters, the outputs of the first and second digital-to-analog converters are connected respectively to the second and third inputs of the second switch, and the outputs of the third and fourth digital-analog converters are connected respectively to the second and third inputs of the third switch, the outputs of the second and third The third switches are connected respectively to the first and second inputs of the adder, the output of which is the output of the transformer the second inputs of the third and fourth digital-to-analog converters and the input of the derivative sign determining unit are combined and are the input of the converter, the analog-digital converter, two comparison blocks and two triggers are entered, the output of the analog-digital converter is connected to the first inputs of the second and second comparison blocks The outputs of which are connected to the installation inputs of the first and second triggers, respectively, the output of the first trigger connected to the counting input of the second trigger, the third input th first switch and fourth inputs of the second and third switches of the second flip-flop output being connected to the counting input of the first trigjrepa,. the fourth input of the first and fifth terminals of the second and third switches, the second inputs of the first and second comparison blocks are connected respectively to the fifth and sixth outputs of the buffer register, and the input of the analog-to-digital converter is the input of the functional converter. The drawing shows a block diagram of the device. The circuit contains the input source 1, the derivative symbol decoding block 2, the memory block 3, the address counter 4, switches 5-7, the buffer register, digital-to-analog converters 9-12, the adder i-3, analog-to-digital converter 14., blocks 15 and 16 comparisons, triggers 17 and 18, the output of the device 19. The device works as follows. The reproduced function is approximated by a piecewise polynomial of the first degree, so that where is the number of the approximation interval 0 (/ b polynomial coefficients that are known for all approximation areas and stored in memory block 3. The initial values of the quantized argument points are stored in memory block 3. polynomial coefficients on two adjacent; (usually at the beginning of the range of the argument) section of the approximation, which is achieved by setting the counter 4 addresses to a certain state. The values of the argument at the points are quantized and x, from the buffer register 8, are applied to the inputs of the comparison units 15 and 16, respectively, and the coefficients 4 to 4 (the corresponding bits of the buffer register 8 are transmitted through the digital analogue converters 9-12 to the inputs of the switches 6 and 7. The input signal converted to digital the shape of the analog-to-digital converter 14 is fed to the second inputs of the comparison units 15 and 16. The accuracy of the comparison operation of the codes and X is determined by the choice of the length of the discharge grid of the buffer register 8, in which the values of, X, and the accuracy are neither the input signal x has a digital code and many times exceeds the similar indicators when comparing x x with the help of comparators. To control the operation of the switches 5-7, the outputs of the flip-flops 17 and 18 and the block 2 for determining the sign of the derivative are connected to them. The switch 5 connects the memory unit 3 cells to certain input circuits of the buffer register 8. Triggers 17 and 18 are set to a certain state O or 1 by the signals supplied to them from the outputs 5 of the 15 and 16 comparison codes. The transition of one of the triggers 17 and 18 from the state O to the state 1 leads to switching over the counting input of another trigger from the state 1 to the state O. The counting input of the address counter and connected to the outputs of the trigger 17 and 18, and the controlling one the output of the derivative determination symbol block 2 and the transition of one of these triggers from the state O to state 1 leads to an increase in 1 of the contents of the counter 4 addresses with a positive derivative of the argument X and a decrease in 1 of the contents of the counter 4 addresses with a negative derivative. At the output of analog-to-digital converters 9 and 11, we obtain signals proportional to the coefficients a at the output of the conversion ata; and a lei 10 and 12 are proportional products b x H}) JX, respectively. Depending on the state of the flip-flops 17 and 18 and the sign of the derivative of the input signal at the output of switch 6, we obtain signals proportional to a or the positive derivative and, or if the derivative is negative , and at the output of the switch is 7ХХ or b, with a positive derivative of x. x or b X with a negative derivative. Let the value of the variable x be such that its derivative is positive and at the output of the comparison block 16 the signal is zero (corresponds to the condition The output signal transforming bodies 14 is less than the signal supplied from the output of the buffer register 8), and the signal at the output of comparison unit 15 is equal to one. This signal triggers the switch 17 from the state O to the state and translates the trigger ger 18 to the state O. In this case, the output of the switches 6 and 7 appear signals proportional to aj and respectively (k is the number stored in the counter 4 addresses before switching the trigger 17, equal to the approximation interval number), the summation of which leads to the appearance at the output of the signal, which determines the reproducible function at the k-th approximation interval. At the same time, the transition of trigger 1 to state 1 causes the number stored in the counter 4 addresses to 1 and from the memory block 3, to the input of the switch 5 are connected cells containing information about the characteristics of the K-1-th approximation x, ats, which are recorded in those of the buffer register 8, in which information was kept about the characteristics of the K-1-th approximation area x., a., b. When a variable x was reached, equal to the value-j at the output of the comparator unit 16, a signal is generated, by which the trigger 18 is interleaved from state O, state 1, in turn rivodit trigger switches 17 of state 1 to state O. quently this switching trigger 17 and 18 is the output of the detection switches 6 and 7 are signals proportional to values of m and a.-; n, which leads to the formation at output 19 of the adder 13 a signal to + and .l which determines the function on the + 1-Ω segment of the approximation. At the same time, the state of the counter 4 addresses is increased by 1 into the bits of the buffer register 8, in which information about the characteristics of the k-th gtx section x was stored, through the opened circuits of the switch 5, information about the characteristics of the к2-nd approximation segment 42 b (n, ; 2 A further increase in the input signal x leads to a repetition of the described cycle.In case of a change in the sign of the derivative of the input signal x, the address counter 4 is transferred by the signal taken from the output of the derivative sign decider 2 to the subtraction mode and Now, the inputs of the switch 5 connect the cell of the memory block 3, which stores information about the characteristics of the previous, not the previous approximation interval, which, as before, by switching the flip-flops 17 and 18 is entered into the corresponding bits of the buffer register 8. The input signal decreases x to the value of XK-I leads to a change in the state of the counter 4 addresses and triggers 17 and 18, resulting in the output of the switches 6 and 7 form signals proportional to the values of a. ib. (X, which leads to the appearance of 19 adders 13 signal i | x) At the same time, the values in the buffer register 8 are entered into the buffer register. a., the cycle repeats. Thus, the introduction of an analog-to-digital converter, comparison blocks and triggers to control the operation of the switches due to the absence of a digital-to-analog converter and performing a comparison of the input signal with its value in the approximation nodes represented by a digital code allows to compare the signals spaced apart from each other by an arbitrarily small distance and, consequently, increase the TOiHOcTb functional converter by increasing the number of sections pproksimatsii when rroiz of noy length. Invention 51 is a national converter containing an adder, three switches, four digital-analog converters, a buffer register, a memory block, an address counter, a derivative sign definition block, the output of which is connected to the first inputs of three switches and the address counter is inserted, the output of the address counter is connected with the input of the memory unit, the output of which is connected to the second input of the first switch, the output of which is connected to the input of the buffer register, the first, second, third and fourth outputs of which are connected respectively naturally with entrances. the first and second and the first inputs of the third and fourth digital-analog. converters, the outputs of the first and second digital-to-analog converters are connected respectively to the second and third inputs of the second switch, and the outputs of the third and fourth digital-to-analog converters are connected to the second and third inputs of the third switch, respectively, the outputs of the second and third switches are connected respectively to the first and the second inputs of the adder, the output of which is the output of the converter, the second inputs of the third and fourth digital-to-analog converters and the input of the block definitions of the derivative mark are combined and are the input of a converter, characterized in that, in order to improve accuracy, an analog-digital converter, two comparison units and two triggers are entered into it, while the output of the analog-digital converter is connected to the first inputs of the first and second comparison blocks, the outputs of which are connected to the installation inputs respectively. first and second triggers, the output of the first trigger is connected to the counting input of the second trigger, the third input of the first switch and the fourth inputs of the second and third switches, the output of the second trigger is connected to the counting input of the first trigger, fourth input of the first and fourth and second inputs and the third switches, the second inputs of the first and second comparison blocks are connected respectively to the fifth and sixth outputs of the buffer register, and the input of the analog-to-digital converter is an input to the functional transformer. Sources of information taken into account in the examination 1. S. Ginsburg A. and Y. Libarsky. functional converters with analog-digital information representation. M., Energie, 1973.
2.Авторское свидетельство СССР W 459777, кл. С, 06 Р 15/20, 1973 (прототип).2. Authors certificate USSR W 459777, cl. C, 06 P 15/20, 1973 (prototype).