SU788370A1 - Analogue-digital converter - Google Patents
Analogue-digital converter Download PDFInfo
- Publication number
- SU788370A1 SU788370A1 SU762427279A SU2427279A SU788370A1 SU 788370 A1 SU788370 A1 SU 788370A1 SU 762427279 A SU762427279 A SU 762427279A SU 2427279 A SU2427279 A SU 2427279A SU 788370 A1 SU788370 A1 SU 788370A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- input
- cascades
- coding
- analogue
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1one
Изобретение относитс к измерительной технике и может быть использовано в автоматических и автоматизированных системах измерени , управлени , и переработки информации,5The invention relates to measurement technology and can be used in automatic and automated measurement, control, and information processing systems, 5
Известен преобразователь напр жение-код последовательно-параллельного типа, содержащий кодирующие каскады , каждый из которых, кроме последнего , построен по методу считывани 10 и включает преобразователи напр жение-код и код-напр жение, компаратор и усилитель .A voltage-code converter of a series-parallel type is known, containing encoding stages, each of which, except the last, is constructed according to reading method 10 and includes voltage-code and code-voltage converters, a comparator and an amplifier.
Недостатком устройства вл ютс ограниченные функциональные возмож- 5 мости.The disadvantage of the device is limited functional capabilities.
Известен аналого-цифровой преобразователь , содержащий последовательно соединенные кодирующие каскады, цифровые выходы которых через элемен-20 ты задержки подключены к соответствующим входам выходного регистраpjНедостаток устройства - невозможность работы в произвольной системе счислени , что ограничивает его Функ-25 циональные возможности.A analog-to-digital converter is known that contains series-connected coding stages, the digital outputs of which are connected to the corresponding inputs of the output register via j-20 delay elements. The device has the disadvantage of being unable to work in an arbitrary number system, which limits its functionality.
Цель изобретени вл етс расширение функциональных возможностей.The purpose of the invention is to enhance the functionality.
Поставленна цель достигаетс за счет того, что в аналого-цифровойЗОThe goal is achieved due to the fact that
преобразователь, содержащий источник входного сигнала и три блока последовательно-соединенных кодирующих каскадов , введены регистр основани системы счислени , два управл емых делител напр жени , два управл емых усилител напр жени и блок регистрации переполнени , причем источник входного сигнала соединен со входом первого управл емого усилител напр жени , управл ющие входы которого подключены ; выходам регистра основани системы счислени , к управл ющим входам второго управл емого усилител напр жени , к первым входам блока регистрации переполнени и к управл ющим входам первого и второго управл емых делителей напр жени , а выход - ко входу второго управл емого усилител напр жени , выход которого соединен со входом первого блока кодирующих каскадов, цифровые выходы которого подключены соответственно ко вторым входам блока регистрации переполнени , а аналоговый выход - ко входу первого управл емого делител напр жени , выход которого соединен со входом второго блока кодирующих каскадов, аналоговый выход которого подключен к-о входу второго управл емого делител напр жени , выход которого соединен со входом третьего блока кодирук цих каскадов .A converter containing an input source and three blocks of series-connected coding stages, introduced a base number register, two controllable voltage dividers, two controllable voltage amplifiers and an overflow recording unit, the input signal source being connected to the input of the first control amplifier. voltages whose control inputs are connected; the outputs of the number base register, to the control inputs of the second controlled voltage amplifier, to the first inputs of the overflow detection unit and to the control inputs of the first and second controlled voltage dividers, and the output to the input of the second controlled voltage amplifier, output which is connected to the input of the first block of coding stages, whose digital outputs are connected respectively to the second inputs of the overflow recording unit, and the analog output to the input of the first controlled voltage divider, the output of which is connected to the input of the second block of coding stages, the analog output of which is connected to the input of the second controlled voltage divider, the output of which is connected to the input of the third block of coding cascades.
На чертеже изображена структурна электрическа схема устройства.The drawing shows a structural electrical circuit of the device.
Преобразователь содержит источник 1 входного аналогового сигнала, управл емые усилители 2 и 3 напр жени , блоки 4-6 последовательно соединенных кодиругагдих каскадов (схема при;ввдена дл случа четырех кодируклцих каскадов в каждом блоке), управл емые делители 7 и 8 напр жени , реги-стр 9 основани системы счислени и блок 10 регистрации переполнени .The converter contains a source of 1 input analog signal, controlled amplifiers 2 and 3 voltage, blocks 4-6 of serially connected coding and cascades (circuit with; introduced for the case of four coding circuits in each block), controlled voltage dividers 7 and 8, reg - page 9 of the base system and overflow registration block 10.
Коэффициенты передачи делителей 7 и 8 равны Х/16 (X - основание системы счислени , загруженное в регистр 9 Коэффициенты усилени усилителей 2 и 3 равны 16/Х.The transfer factors of dividers 7 and 8 are equal to X / 16 (X is the base of the number system loaded into register 9. The gain factors of amplifiers 2 and 3 are 16 / X.
Преобразователь работает следующим образом.The Converter operates as follows.
При возрастании аналогового сигнала на входе блока 4 состо ни цифровых выходов четверки каскадов блока 4 принимают последовательный р д значений : 00002, OOOlj, ООЮ...., yyyyj-XiQ. Если состо ние цифровых выходов четверки каскадов блока 4 достигнут значени УУУУ, то блок 10 регистрирует переполнение. До возникновени переполнени работа четверки каскадов блока 4 аналогична работе одного каскада, работающего в системе счислени с основанием X и генерирующего первую цифру Х-ричного числа.With an increase in the analog signal at the input of block 4, the digital outputs of the quadruple cascades of block 4 take a series of values: 00002, OOOlj, OOJ ...., yyyyj-XiQ. If the state of the digital outputs of the quadruple cascades of block 4 has reached the value of UUUU, then block 10 registers an overflow. Before the occurrence of overflow, the operation of the four cascades of block 4 is similar to the operation of one cascade operating in the number system with base X and generating the first digit of the X-eric number.
Из-за ослаблени аналогового сигнала в.16/Х раз делителем 7 непосредственно перед очередной сменой состо ний цифровых выходов .каскадов блока 4 состо ни цифровых выходов каскадов блока 5 успевают достичь только значени Х-1. Сразу после очередной смены состо ний цифровых выходов блока 4 состо ни цифровых выходов четверки каскадов блока 5 сбрасываютс в ноль вследствие нулевого значени сигнала на аналоговом выходе ,0лока 4. Далее цикл повтор етс . Четверка каскадов блока б работает аналогично каскадам блока 5. Кажда четверка кодирующих каскадов совместно с делителем на выходе младшего каскада работает как один Х-ричный кодирующий каскад, имеющий характеристи .ку аналоговый вход старшего каскада BbJXOfi делител , обладающую числом верхних изломов, равным X-l, и крутизной , равной X. Блоки 4-6 генерируют , первую, вторую и третью двоично-кодированные цифры Х-ричного числа , соответственно.Due to the weakening of the analog signal in 16 / X by the divider 7, immediately before the next change of states of digital outputs. Cascades of block 4, the states of digital outputs of cascades of block 5 only have time to reach value X-1. Immediately after the next change of states of the digital outputs of block 4, the states of the digital outputs of the quadruple stages of block 5 are reset to zero due to the zero value of the signal at the analog output, 0 block 4. Then the cycle repeats. The quad of cascades of block b works in a similar way to cascades of block 5. Each of the four coding cascades together with a divider at the output of the lower cascade works as one H-coding cascade, which has the analog input of the upper cascade of the BbJXOfi divider, having the number of upper breaks equal to Xl, and a slope equal to X. Blocks 4-6 generate the first, second and third binary-coded X-decimal digits, respectively.
Вследствие затухани Х/16, вносимого каждым из делителей 7 и 8, весDue to the X / 16 damping introduced by each of the dividers 7 and 8, the weight
единицы самого младшего разр да возрастает в 16 /храз. Чтобы скомпенсировать увеличение веса, используютс усилители 2 и 3 с коэффициентом усилени , равным 16/Х.the units of the youngest bit increase by 16 / bit. To compensate for the weight gain, amplifiers 2 and 3 are used with a gain factor of 16 / X.
Из-за уменьшений допустимой величины сигналов ис;гочника 1 четверки кодирующих каскадов в блоках 4-6 целесообразно использовать в диапазоне 9-16 оснований систем счислени , а, например в диапазонах 5-8., 3-4 целесообразно использовать тройки и двойки каскадов, соответственно.Due to the decrease in the permissible value of signals from the source of 1 quadruple coding stages in blocks 4-6, it is advisable to use in the range of 9-16 bases of number systems, and, for example, in the ranges of 5-8., 3-4, it is advisable to use triples and deuces of cascades, respectively.
Таким образом, функциональные возможности преобразовател значительно расшир ютс за счет возможности его использовани при работе с различными системами счислени .Thus, the functionality of the converter is greatly expanded due to the possibility of its use when working with various number systems.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762427279A SU788370A1 (en) | 1976-12-09 | 1976-12-09 | Analogue-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762427279A SU788370A1 (en) | 1976-12-09 | 1976-12-09 | Analogue-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU788370A1 true SU788370A1 (en) | 1980-12-15 |
Family
ID=20685581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762427279A SU788370A1 (en) | 1976-12-09 | 1976-12-09 | Analogue-digital converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU788370A1 (en) |
-
1976
- 1976-12-09 SU SU762427279A patent/SU788370A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4077035A (en) | Two-stage weighted capacitor circuit for analog-to-digital and digital-to-analog converters | |
GB856343A (en) | Improvements in or relating to digital-to-analogue converters | |
US3119105A (en) | Analog to digital converter | |
SU788370A1 (en) | Analogue-digital converter | |
US3569953A (en) | Wide range analogue to digital converter | |
GB941351A (en) | Improvements in or relating to circuit arrangements for the conversion of analogue values into binary numbers | |
GB1229349A (en) | ||
SU1363462A1 (en) | Displacement-to-code converter | |
GB1113431A (en) | Improvement relating to radar apparatus | |
SU834677A1 (en) | Device for determining extremum values of electric parameters | |
SU959275A1 (en) | Direct-read a-c converter | |
SU1112301A1 (en) | Device for measuring amplitude of single pulse signals | |
SU703907A1 (en) | Maximum signal selector | |
SU1092427A1 (en) | Digital phase meter | |
SU805337A1 (en) | Function generator | |
SU853641A1 (en) | Photoelectric displacement-to-code converter | |
SU869022A1 (en) | Voltage-to-parallel type code converter | |
SU743192A1 (en) | Parallel-series analogue-digital converter | |
SU764119A1 (en) | Analog-digital converter | |
SU356649A1 (en) | Method of processing hydrocarbons or hydrocarbon fractions | |
SU1599807A1 (en) | Apparatus for measuring relative deviation of capacitor capacitance from rated value | |
SU410406A1 (en) | ||
SU1764060A1 (en) | Device for electric signals value comparative analyzing | |
SU1478135A1 (en) | Multichannel detector of maximum signal | |
SU498734A1 (en) | Voltage converter to conveyor type code |