SU802961A1 - Controleable arithmetic module - Google Patents

Controleable arithmetic module Download PDF

Info

Publication number
SU802961A1
SU802961A1 SU782682661A SU2682661A SU802961A1 SU 802961 A1 SU802961 A1 SU 802961A1 SU 782682661 A SU782682661 A SU 782682661A SU 2682661 A SU2682661 A SU 2682661A SU 802961 A1 SU802961 A1 SU 802961A1
Authority
SU
USSR - Soviet Union
Prior art keywords
module
input
output
inputs
switch
Prior art date
Application number
SU782682661A
Other languages
Russian (ru)
Inventor
Валерий Дмитриевич Козюминский
Александр Николаевич Семашко
Валентин Александрович Мищенко
Original Assignee
Минское Высшее Инженерное Зенит-Hoe Pakethoe Училище Пво
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенит-Hoe Pakethoe Училище Пво filed Critical Минское Высшее Инженерное Зенит-Hoe Pakethoe Училище Пво
Priority to SU782682661A priority Critical patent/SU802961A1/en
Application granted granted Critical
Publication of SU802961A1 publication Critical patent/SU802961A1/en

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

(54) УПРАВЛЯЕМЫЙ АРИФ1МЕТИЧЕСКИЙ .МОДУЛЬ(54) CONTROLLED ARRIFMETHIC. MODULE

1one

Изобретение относитс  к вычислительной технике и может использоватьс  при построении различных узлов и устройств ЭВМ.The invention relates to computing and can be used in the construction of various components and computer devices.

Известен управл емый арифметический модуль, содержащий триггер, элементы И,ИЛИ и НЕ, управл ющие и информационные входы и выходы, и предназначенный дл  арифметической и логической обработки двоичных чисел, и хранени  и сдвигов 1 A controlled arithmetic module is known, containing a trigger, AND, OR, and NOT elements, controlling and informational inputs and outputs, and intended for arithmetic and logical processing of binary numbers, and storage and shifts 1

Однако функциональна  ограниченность и сложность этого устройства не позвол ют реализовать в нем выполнение операций над обратными кодами операндов.However, the functional limitations and complexity of this device do not allow it to perform operations on the reverse codes of operands.

Наиболее близким техническим решением к изобрета.шю  вл етс  управл емый арифметический модуль,. содержащий элементы И, ИЛИ,триггер, причем перЬые входы первого и второго элементов И соединены между собой и  вл ютс  входом переноса модул , первый вход третьего элемента И соединен с вторым входом второго элемента И, а второй вход третьего элемента И  вл етс  входом управлени  сложением модул , выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которогоThe closest technical solution to the invention is a controlled arithmetic unit. containing the elements AND, OR, a trigger, the first inputs of the first and second elements AND are interconnected and are the transfer input of the module, the first input of the third element AND is connected to the second input of the second element AND, and the second input of the third element AND is the input of the addition module, the outputs of the first and second elements And are connected to the inputs of the element OR, the output of which

 вл етс  выходом переноса модул  2. Модуль содержит кроме того элементы НЕ.is the output of the transfer module 2. The module also contains the elements NOT.

Целью изобретени   вл етс  расширение функциональных возможностей за счет выполнени  сложени  чисел в обратном коде.The aim of the invention is to enhance the functionality by performing the addition of numbers in the reverse code.

Достигаетс  это тем, что в модуль введены два коммутатора и два элемен0 та равнозначность, причем управл ющие входы первого коммутатора, первые входы первого и второго элементов равнозначность , информационные входы второго коммутатора  вл ютс  управ5 л ющими входами модул , информационные входы первого коммутатора  вл ютс  информационными входами модул , вторые входы первого и второго элементов равнозначность соединенных This is achieved by the fact that two commutators and two equivalence elements are introduced into the module, the control inputs of the first switch, the first inputs of the first and second equipotential elements, the information inputs of the second switch, the information inputs of the first switch are information the inputs of the module, the second inputs of the first and second elements are the equivalence of the connected

0 соответственно с выходом первого коммутатора и с выходом триггера, выход которого  вл етс  выходом модул , выходы первого и второго элементов равнозначность соединены с первым и 0, respectively, with the output of the first switch and with the output of the trigger, the output of which is the output of the module, the outputs of the first and second equivalence elements are connected to the first and

Claims (2)

5 третьим входами второго элемента И и с управл ющими входами второго коммутатора , выход которого подключен к второму входу первого элемента И, а его выход подк.)1ючег к ихолу трш0 гера, стробирующи вход BTOIXH-O коммутатора соединен с четвертьвд входом третьего элемента И и  вл етс  входом модул . Устройство представлено на чертеже . Оно содержит коммутаторы 1 и 2, элемент ИЛИ 3, триггер 4, элементы И 5,6 и 7, элементы равнозначности 8 и 9. Выход первого коммутатора обозначен цифрой 10, информационные входы модул  11-14, выход модул  15, выход переноса 16, управл ющие входы модул  Г7-26. Управл емый арифметический модуль работает следующим образом. На инфор мационные входы 11-14 устройства подаютс  сигналы с выхода старшего раз р да S- , с выхода младшего разр да S. , разр д операнда х , перенос из младшего разр да Р, .С выхода модул  15 снимаетс  сигнал 5 резуль тата операции или хранимого операнда а с выхода 16 - сигнал перекоса Р из данного разр да. Сигналы и и U/j на входах 17 и 18 модул  управл ют прохождением сигналов 5., х. , S на вход модул  дл их последующей обработки. Сигнал и, подаваемый на вход 19 модул , управл ет инвертированием сигналов, снимаемых с ВЕлхода коммутатора 1, при этом, если U,j 1 , то сигнал не инвертируетс , а если 0, то инвертируетс . Сигнал Уд. на входе 20 модул  разрешает формирование сигнала переноса Р . Сигналы Уд. Ug, подаваемые на управл ющие входы модул  21-24 определ ют логическую .функцию двух переменных , реализуемую с помощью коммутатора 2 и соответствующую выполн емой в устройстве операции. Сигнал Ug на входе 25 модул  управл ет инвертированием сигнала S при его подаче на вход коммутатора 2 в качестве сигнала 1-го операнда. Схема модул  при выполнении любой из функций, определ емой сигналами настройки и - Ug, работает лишь при подаче на управл ющий вход модул  26 импульсного сигнала пуска. Функциональные возможности управл емого арифметического модул  и соответствующие коды настройки представлены в таблице. Формула изобретени  Управл емый арифметический модуль содержащий элементы И, ИЛИ, триггер, причем первые входы первого и второго элементов И соединены между собой и  вл ютс  входом переноса модул , первый вход третьего элемента И соед нен с вторым входом второго элемента И, а второй вход третьего элемента И  вл етс  входом управлени  сложением модул , выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которого  вл етс  выходом переноса модул , отличающийс  тем, что, с целью расширени  функциональных возможностей за счет реализации сложени  чисел в обратном коде, в него введены два коммутатора и два элемента равнозначность , причем управл ющие вхо ды первого коммутатора, первые входы первого и второго элементов равно-т значность, информационные входы второго коммутатора  вл ютс  управл ющими входами модул , информационные входы первого коммутатора  вл ютс  информационными входами модул , вторые входы первого и второго элементов равнозначность соединены соответственно с выходом первого коммутатора и с выходом триггера, выход которого  вл етс  выходом модул , выходы первого и второго элементов равнозначность соединены с первым и третьим входами второго элемента И и с управл ющими входами второго коммутатора, выход которого подключен к второму входу первого элемента И, выход которого подключен к входу триггера, стробирующий вход второго коммутатора соединен с четвертым входом третьего элемента И и  вл етс  входом модул . Источники информации, прин тые во внимание при экспертизе 1,Авторское свидетельство СССР № 265565, кл. G 06 F 7/50, 1970 5 by the third inputs of the second element I and with the control inputs of the second switch, the output of which is connected to the second input of the first element I, and its output is connected.) 1 to the switch of the BTOIXH-O switch connected to the quarter-input of the third element And is the input to the module. The device shown in the drawing. It contains switches 1 and 2, element OR 3, trigger 4, elements AND 5.6 and 7, elements of equivalence 8 and 9. The output of the first switch is denoted by 10, the information inputs of module 11-14, the output of module 15, the transfer output 16, control inputs of the module G7-26. Managed arithmetic module works as follows. The information inputs 11-14 of the device are given signals from the high-order output of the S-row, from the low-end output of S., the operand-x discharge, transfer from the low-order P,. From the output of module 15, the output signal 5 is output or a stored operand, and from output 16, a skew signal P from the given bit. The signals and and U / j at the inputs 17 and 18 of the module control the passage of signals 5., x. , S to the input of the module for further processing. The signal and the input to the module input 19 controls the inversion of the signals taken from the Velohd of switch 1, while if U, j 1, the signal is not inverted, and if 0, it is inverted. Signal Ud. at the input 20, the module allows the formation of the transfer signal P. Signals Beats. The Ug supplied to the control inputs of the module 21-24 define a logical function of two variables, implemented using switch 2 and corresponding to the operation performed in the device. The signal Ug at the input 25 of the module controls the inversion of the signal S when it is fed to the input of switch 2 as the signal of the 1st operand. The module circuit, when performing any of the functions determined by the tuning signals and - Ug, works only when the pulse input signal is applied to the control input of the module 26. The functionality of the controlled arithmetic module and the corresponding setup codes are presented in the table. Claims of the Invention A controllable arithmetic module containing AND, OR, trigger elements, the first inputs of the first and second elements AND are interconnected and are the module transfer input, the first input of the third element AND is connected to the second input of the second element AND, and the second input the element AND is the control input of the addition of the module, the outputs of the first and second elements AND are connected to the inputs of the element OR, the output of which is the transfer output of the module, characterized in that, in order to expand the functional possibilities By implementing the addition of numbers in the reverse code, two switches and two elements of equivalence are introduced into it, the control inputs of the first switch, the first inputs of the first and second elements being equal to the value, the information inputs of the second switch, the information inputs of the first switch are the information inputs of the module, the second inputs of the first and second equivalence elements are connected respectively to the output of the first switch and to the output of the trigger, the output of which is the output of the module, the outputs of the first and second elements of equivalence are connected to the first and third inputs of the second element And and to the control inputs of the second switch, the output of which is connected to the second input of the first element And whose output is connected to the trigger input, the gate input of the second switch is connected with the fourth input of the third element AND, and is the input of the module. Sources of information taken into account in examination 1, USSR Author's Certificate No. 265565, cl. G 06 F 7/50, 1970 2.Авторское свидетельство СССР 487387, кл. G 06 F 7/50, 1975.2. Authors certificate of the USSR 487387, cl. G 06 F 7/50, 1975.
SU782682661A 1978-11-10 1978-11-10 Controleable arithmetic module SU802961A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782682661A SU802961A1 (en) 1978-11-10 1978-11-10 Controleable arithmetic module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782682661A SU802961A1 (en) 1978-11-10 1978-11-10 Controleable arithmetic module

Publications (1)

Publication Number Publication Date
SU802961A1 true SU802961A1 (en) 1981-02-07

Family

ID=20792833

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782682661A SU802961A1 (en) 1978-11-10 1978-11-10 Controleable arithmetic module

Country Status (1)

Country Link
SU (1) SU802961A1 (en)

Similar Documents

Publication Publication Date Title
SU802961A1 (en) Controleable arithmetic module
SU903865A1 (en) Controllable arithmetic module
GB1203730A (en) Binary arithmetic unit
JPS5776645A (en) Electronic desk-top calculator
SU686146A1 (en) Multifunction logic element
SU962917A1 (en) Universal logic module
JPS57164334A (en) Operating device
SU666642A1 (en) Decoder
SU667967A1 (en) Summing-subtracting device
JPS55100734A (en) Output buffer circuit with latch function
SU932484A1 (en) Number comparing device
JPS5479530A (en) Code converter
SU1501034A1 (en) Multiple-function logical module
SU864282A1 (en) Computing module
SU697993A1 (en) Multifunction logic module
SU744552A1 (en) Logic multifunction module
RU1791818C (en) Device for control of modulo three residual code
SU1564617A2 (en) Device for extraction of square root
GB922106A (en) Binary adding circuit
SU723568A1 (en) Binary- to-binary decimal fraction converter
SU855980A1 (en) Signal shaping device
SU855654A1 (en) Controlled arithmetic module
SU911507A1 (en) Universal logic module
SU739524A1 (en) Adaptive logical threshold device
SU962971A1 (en) Function generator