SU802961A1 - Controleable arithmetic module - Google Patents
Controleable arithmetic module Download PDFInfo
- Publication number
- SU802961A1 SU802961A1 SU782682661A SU2682661A SU802961A1 SU 802961 A1 SU802961 A1 SU 802961A1 SU 782682661 A SU782682661 A SU 782682661A SU 2682661 A SU2682661 A SU 2682661A SU 802961 A1 SU802961 A1 SU 802961A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- module
- input
- output
- inputs
- switch
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
(54) УПРАВЛЯЕМЫЙ АРИФ1МЕТИЧЕСКИЙ .МОДУЛЬ(54) CONTROLLED ARRIFMETHIC. MODULE
1one
Изобретение относитс к вычислительной технике и может использоватьс при построении различных узлов и устройств ЭВМ.The invention relates to computing and can be used in the construction of various components and computer devices.
Известен управл емый арифметический модуль, содержащий триггер, элементы И,ИЛИ и НЕ, управл ющие и информационные входы и выходы, и предназначенный дл арифметической и логической обработки двоичных чисел, и хранени и сдвигов 1 A controlled arithmetic module is known, containing a trigger, AND, OR, and NOT elements, controlling and informational inputs and outputs, and intended for arithmetic and logical processing of binary numbers, and storage and shifts 1
Однако функциональна ограниченность и сложность этого устройства не позвол ют реализовать в нем выполнение операций над обратными кодами операндов.However, the functional limitations and complexity of this device do not allow it to perform operations on the reverse codes of operands.
Наиболее близким техническим решением к изобрета.шю вл етс управл емый арифметический модуль,. содержащий элементы И, ИЛИ,триггер, причем перЬые входы первого и второго элементов И соединены между собой и вл ютс входом переноса модул , первый вход третьего элемента И соединен с вторым входом второго элемента И, а второй вход третьего элемента И вл етс входом управлени сложением модул , выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которогоThe closest technical solution to the invention is a controlled arithmetic unit. containing the elements AND, OR, a trigger, the first inputs of the first and second elements AND are interconnected and are the transfer input of the module, the first input of the third element AND is connected to the second input of the second element AND, and the second input of the third element AND is the input of the addition module, the outputs of the first and second elements And are connected to the inputs of the element OR, the output of which
вл етс выходом переноса модул 2. Модуль содержит кроме того элементы НЕ.is the output of the transfer module 2. The module also contains the elements NOT.
Целью изобретени вл етс расширение функциональных возможностей за счет выполнени сложени чисел в обратном коде.The aim of the invention is to enhance the functionality by performing the addition of numbers in the reverse code.
Достигаетс это тем, что в модуль введены два коммутатора и два элемен0 та равнозначность, причем управл ющие входы первого коммутатора, первые входы первого и второго элементов равнозначность , информационные входы второго коммутатора вл ютс управ5 л ющими входами модул , информационные входы первого коммутатора вл ютс информационными входами модул , вторые входы первого и второго элементов равнозначность соединенных This is achieved by the fact that two commutators and two equivalence elements are introduced into the module, the control inputs of the first switch, the first inputs of the first and second equipotential elements, the information inputs of the second switch, the information inputs of the first switch are information the inputs of the module, the second inputs of the first and second elements are the equivalence of the connected
0 соответственно с выходом первого коммутатора и с выходом триггера, выход которого вл етс выходом модул , выходы первого и второго элементов равнозначность соединены с первым и 0, respectively, with the output of the first switch and with the output of the trigger, the output of which is the output of the module, the outputs of the first and second equivalence elements are connected to the first and
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782682661A SU802961A1 (en) | 1978-11-10 | 1978-11-10 | Controleable arithmetic module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782682661A SU802961A1 (en) | 1978-11-10 | 1978-11-10 | Controleable arithmetic module |
Publications (1)
Publication Number | Publication Date |
---|---|
SU802961A1 true SU802961A1 (en) | 1981-02-07 |
Family
ID=20792833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782682661A SU802961A1 (en) | 1978-11-10 | 1978-11-10 | Controleable arithmetic module |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU802961A1 (en) |
-
1978
- 1978-11-10 SU SU782682661A patent/SU802961A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU802961A1 (en) | Controleable arithmetic module | |
SU903865A1 (en) | Controllable arithmetic module | |
GB1203730A (en) | Binary arithmetic unit | |
JPS5776645A (en) | Electronic desk-top calculator | |
SU686146A1 (en) | Multifunction logic element | |
SU962917A1 (en) | Universal logic module | |
JPS57164334A (en) | Operating device | |
SU666642A1 (en) | Decoder | |
SU667967A1 (en) | Summing-subtracting device | |
JPS55100734A (en) | Output buffer circuit with latch function | |
SU932484A1 (en) | Number comparing device | |
JPS5479530A (en) | Code converter | |
SU1501034A1 (en) | Multiple-function logical module | |
SU864282A1 (en) | Computing module | |
SU697993A1 (en) | Multifunction logic module | |
SU744552A1 (en) | Logic multifunction module | |
RU1791818C (en) | Device for control of modulo three residual code | |
SU1564617A2 (en) | Device for extraction of square root | |
GB922106A (en) | Binary adding circuit | |
SU723568A1 (en) | Binary- to-binary decimal fraction converter | |
SU855980A1 (en) | Signal shaping device | |
SU855654A1 (en) | Controlled arithmetic module | |
SU911507A1 (en) | Universal logic module | |
SU739524A1 (en) | Adaptive logical threshold device | |
SU962971A1 (en) | Function generator |