SU799002A1 - Запоминающее устройство - Google Patents

Description

Изобретение относитс  к вычислительной технике.

Известны запоминающие устройства (ЗУ) , содержащие ферритовые матрицы с раздельными проводами считывани  и записи, устройство управлени  выборкой координатных проводов ферритовых матриц, блок местного управлени , ус тройство считывани  и записи информации ,в которых разр дные провода подключены к разр дным формировател м

ИНаиболее близким техническим решением к предлагаемому  вл етс  ЗУ, содержащее матричный накопитель, разр д ные шины которого через первые элементы согласовани  подключены к источнику питани , инвертор, вторые элементы согласовани , информационные шины, управл ющую шину и шину ну.пево.г потенциала 2.

Однако известные ЗУ содержат большое количество разр дных формирователей , сложных по построению, и харак теризуютс  большим потреблением мощности при записи информации.

цель изобретени  -упрощение устройства и уменьшение потребл емой мощности .

Поставленна  цель достигаетс  тем что в известное устройство введены формирователь и группы ключей, выполвенные на. транзисторах, причем коллекторы транзисторов ключей первой группы подключены к одним из концов разр дных шин, другие концы которых , подключены к. коллекторам транзисторов ключей второй группы, через разв зывающие диоды - к эмиттерам одних из транзисторов ключей первой и второй групп, а через вторые элементы согласовани  - к шине нулевого потенциала, эмиттеры других транзисторов ключей первой и второй групп подключены через разв зывающие диоды к выходу формировател , вход которого подключен к управл ющей шине, базы транзисторов ключей первой и второй групп подключены через инверторы к информационным шинам, а -через согласующие резисторы - к источнику питани .

На чертеже представлена схема ЗУ.

Claims (2)

1. Устройство содержит ключи 1 и 2, выполненные на транзисторах 3, в цепи базы которого включен резистор 4, а в цепи эмиттера - разв зывающий диод 5, разр дные шины 6, инверторы 7, формирователь 8, согласующие резисторы 9 и 10, клеммы 11-15. Клеммы 11 и 12 служат дл  подклюнй  питающих напр жений, клеммы 13 и 14 - дл  подключени , соответствен но, пр мых и инверсных выходов регис ра, числа устройства считывани  и записи информации, клемма 15 - дл  подключени  входа формировател  8 к одному из выходов блока местного управлени  ЗУ.При по влении на клеммах 13 потенциалов,соответствующих пр мо коду записываемого слова,и на клем .мах 14 потенциалов, соответствующих обратному коду записываемого слова, подготавливаютс  к срабатыванию ключ 1 и 2. С приходом на клемму 15 из блока местного управлени  (на чертеже не показан) сигнала запуска формировател  срабатывает формирователь 8, формиру  импульс тока записи. Импульс тока записи проходит последова тельно через ключи 1, 2 и разр дные шины 6 к клемме 11. При эт.ом импульс тока записи проходит через те разр д ные шины б, ключи 1 которых открыты потенциалами на клеммах 13, и через те ключи 2, которые открыты потенциа лами на клеммах 14, мину  параллельн подключенные к ним закрытые ключи 1 с подключенными к ним разр дными шин Mif 3. Формирователь 8 либо построен по схеме дл  работы в линейном режиме или по схеме дл  работы в ключевом режиме. В последнем случае в коллекторные цепи ключей 2 подключают урав нивающие резисторы. Замена разр дных формирователей ключами в ЗУчуменьшает количество разр дных формирователей,довольно сложных по построению, особенно в тех случа х, когда от них требуетс  работа в линейном режиме с целью стабилизации тока. Включение разр дных шин в последо вательную цепь снижает TOKonoTpe6jje ние запоминающим устройством в несколько раз, что особенно важно дл  ЗУ малой емкости. Формула изобретени  Запоминающее устройство, содержащее матричный накопитель, разр дные шины которого через первые элементы согласовани  подключены к источнику питани , инверторы, вторые элементы согласовани , информационные шины, управл ющую ишну и шину нулевого потенциала , о т л и.ч аю ще е с   тем, что, с целью упрощени  устройства и уменьшени  потребл емой мощности, в него введены формирователь и группы ключей, выполненные на транзисторах, причем коллекторы транзисторов ключей первой группы подключены к одним из концов.paзp Дj ных шин, другие концы которых подключены непосредственно к коллекторе транзисторов ключей второй группы, через разв зывающие диоды - к эмиттерам одних из транзисторов ключей первой и второй групп, а через вторые элементы согласовани  - к шине нулевого потенциала, эмиттеры других транзисторов ключей первой и второй групп подключены через разв зывающие диоды к выходу формировател , вход которого подключен к управл ющей шине, Транзисторов ключей первой и второй групп подключены через инверторы к информационным шинам , а через согласующие резисторы к источнику питани . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 498647, кл. QU С 11/06, 12.06.74.
2. 2.Шигин А.Г., Дерюгин А.А.Цифровые вычислительные машины. М. , Энерги  1975, с. 98. § 4-4 (прототип),

   00-Н

   Г301