SU794671A1 - Оперативное запоминающее устройст-BO C САМОКОНТРОлЕМ - Google Patents

Description

1

Изобретение относитс  к области радиоэлектроники и может быть использовано в ЭВМ с повышенными требовани ми к дадежности и быстродействию.

Известно оперативное запоминающее устройство (ОЗУ) с самоконтролем 1, содержащее адресный запоминающий блок, подключенный к блокам кодировани  и декодировани  и основному ассоциативному накопителю , и блок управлени . Такое ОЗУ имеет значительный объем, так как избыточные разр ды имеют все без исключени   чейки адресного запоминающего блока независимо от того, исправны они или неисправны , какого вида неисправности в них и замещаютс  ли они  чейками ассоциативного накопител .

Наиболее близким к изобретению по технической сущности  вл етс  ОЗУ с самоконтролем 2, содержащее оперативный накопитель, два ассоциативных накопител , блок кодировани , блок декодировани , блок управлени , усилители считывани - записи, регистр слова и соответствующие св зи.

Это устройство позвол ет исправл ть все одиночные ошибки за счет корректирующего кода, а многократные ошибки за счет замены неисправных  чеек.

Недостатком прототипа  вл етс  низкое

быстродействие, определ ющеес  быстродействием наиболее медленно работающего блока - оперативного накопител .

Целью изобретени   вл етс  повыщение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в устройство, содержащее первый адресный блок, первый вход которого подключен к адресному входу устройства и к первым

входам первого и второго ассоциативных накопителей, оперативный накопитель, первый вход которого подключен к выходу первого адресного блока, а второй вход и выход - к блоку усилителей записи-считываНИН , первый регистр, выход которого подключен к входу блока усилителей записисчитывани , первый вход - к выходу блока кодировани  и к второму входу первого ассоциативного накопител , второй

вход - к первому выходу второго ассоциативного накопител , третий вход - к входной шине устройства, блок управлени , первый выход которого подключен к третьему входу первого ассоциативного накопител ,

второй выход - к второму входу второго ассоциативного накопител , третий выход- к первым входам блока кодировани  и блока декодировани , второй вход блока декодировани  подключен к выходу первого ассоциативного накопител , третий вход -

к второму входу блока кодировани  и к третьему входу второго ассоциативного накопител , введены второй адресный блок, первый вход которого подключен к четвертому выходу блока управлени , второй вход и выход подключены соответственно к второму выходу и к третьему входу второго ассоциативного накопител , второй регистр, первый вход которого подключен к выходу блока декодировани , второй вход - к второму выходу блока усилителей записисчитывани , третий вход - к входной шине устройства, первый выход - к входу блока управлени , второй выход - к выходной шине устройства, а третий выход - к второму входу блока декодировани . П тый выход блока управлени  подключен к второму входу первого адресного блока, а шестой выход - к четвертому входу первого регистра. Третий выход второго ассоциативного накопител  подключен к третьему входу первого адресного блока.

Схема предлагаемого устройства изображена на чертеже, где обозначены первый ассоциативный накопитель (АН) 1, блок декодировани  2, блок кодировани  3, второй АН 4, блок управлени  5, второй адресный блок 6, первый адресный блок 7, оперативный накопитель 8, усилитель 9 записи-считывани , второй регистр 10, первый регистр 11, адресный вход 12 устройства, выходна  шина 13 устройства, входна  шина 14 устройства, функциональна  15 и аргументна  16 части АН 1, функциональна  17 и аргументна  18 части 18 АН и адресный запоминаюш,ий блок 19.

Функциональна  часть 15 АН 1 служит дл  размещени  избыточных разр дов при кодировании информации корректирующим кодом, а аргументна  часть 16 - дл  запоминани  адресов отказавших  чеек адресного запоминающего блока 19. Этот блок состоит из регистров, схем сравнени  логических элементов И, ИЛИ, НЕ.

Адресный запоминающий блок 19 состоит из первого адресного блока 7, оперативного накопител  8, блока 9 усилителей записи-считывани , первого Ни второго 10 регистров.

Адресный блок 7 предназначен дл  приема поступающего адреса при записи или считывании информации и состоит из регистров и логических элементов. Блок усилителей записи-считывани  9 используетс  по пр мому назначению. Регистр 11 предназначен дл  приема информации от внещних устройств, от блока 3 кодировани  и от АН 4, а также дл  выдачи и информации на блок 9 усилителей.

Регистр 10 предназначен дл  приема информации , поступающей из блока 19 и блока 2 декодировани  и выдачи внещним абонентам , а также дл  выдачи информации в блок 5 управлени , АН 4, блок 3 кодировани  и блок 2 декодировани .

Блоки кодировани  3 и декодировани  2 используютс  по их пр мому назначению.

Блок 5 управлени  предназначен дл  синхронизации работы всех блоков устрой5 ства и дл  определени  исправности  чеек пам ти.

Функциональна  часть 17 AM 4 служит дл  размещени  полного слова информации  чейки блока 19, а аргументна  часть 18 -

10 дл  запоминани  адреса  чейки адресного запоминающего блока 19. В первую очередь  чейки АН 4 используютс  дл  подмены дефектных  чеек адресного запоминающего блока 19, а свободные  чейки, неиспользуемые дл  подмены дефектных  чеек АН 4, используютс  дл  подмены исправных  чеек адресного запоминающего блока 19. АН 4 состоит из регистров, схемы сравнени  и логических элементов И, ИЛИ, НЕ.

0 Адресный блок 6 предназначен дл  регистрации информации о наличии свободных  чеек АН 4, а также дл  вы влени   чеек среди  чеек АН 4, подмен ющих исправные  чейки оперативного накопител  8, в кото5 ром хранитс  неактивна  информаци , т. е. информаци , к которой не было ни одного обращени  в течение некоторого промежутка времени. Устройство работает следующим обра0 зом.

В процессе стирани  содержимого адресного запоминающего блока 19 или в паузах между внещними обращени ми блок 5 управлени  осуществл ет контроль исправности  чеек блока 19. При обнаружении неисправности в какой-либо  чейке блок 4 определ ет тип ошибки и в зависимости от характера неисправности (однократной или многократной) адрес неисправной  чейки

0 фиксируетс  в аргументной части 16 или 18 АН 1 или АН 4.

При внещнем обращении ОЗУ по адресу, установленному на входе 12, происходит одновременное обращение как к запоминаю5 щему блоку 19, так и к АН 1 и 4.

При выполнении операции записи информаци  с входных шин 14 заноситс  в регистры 10 и 11. Если при ассоциативном поиске в блоке 4 обнаружен адрес обращени , то информаци  с регистра 10 записываетс  в функциональную часть 17 АН 4. Если адрес обращени  обнаружен при ассоциативном поиске в АН 1, то информаци 

5 с регистра 10 поступает в блок 3 кодировани . Закодированна  корректирующим кодом информаци  записываетс  в блок 19 (через регистр 11, усилители 9 в оперативный накопитель 8) и в функциональную

0 часть 15 АН 1 (избыточные разр ды). Если адрес обращени  не найден в АН 1 и 4, то с регистра 11 через усилители 9 информаци  записываетс  в оперативный накопитель 8 по адресу, зафиксированному в

ресном блоке 7.

При выполнении операции чтени  из ОЗУ происходит выборка содержимого оперативного накопител  8 на регистр 10. Одновременно происходит ассоциативный поиск в АН 1 и 4. Если в АН 1 и 4 такого адреса пет, то адресный блок 6 формирует адрес  чейки АН 4, не используемой дл  замены дефектной  чейки ОЗУ, и информацию, из которой можно удалить как неактивную, т. е. к которой не было ни одного обращени  в течение некоторого промежутка времени . Затем информаци  из  чейки функциональной части 17 АН 4 заноситс  в регистр 11, а из  чейки аргументной части 18 адрес заноситс  в адресный блок 7. Считанна  информаци  из оперативного накопител  8  вл етс  истинной и выдаетс  на выходные шины 13 и записываетс  в функциональную часть 17 АН 4. Одновременно происходит запись информации из регистра 11 через усилители 9 в оперативный накопитель 8. Если в АН 4 адрес обращени  есть, содержимое  чейки блока, св занной с этим адресом, выдаетс  на регистр 10 и далее на шины 13. Если адрес обращени  есть в АН 1, то содержимое АН 1 и  чейки блока 19 поступает на входы блока 2 декодировани . Блок 2 декодирует информацию, исправл   значение дефектных разр дов, фиксирует информацию на регистре 10, и верное значение информации выдаетс  на шины 13.

При расчете объема АН используютс  характеристики надежности всего устройства и статистика распределени  ошибок. Дл  обеспечени  заданной веро тности безотказной работы ОЗУ в течение определенного времени необходимо выбрать такой объем АН, чтобы дл  каждой отказавшей  чейки оперативного накопител  нашлась свободна   чейка АН. Чем выше требовани  к веро тности безотказной работы ОЗУ, тем больше требуетс  объей АН. В св зи с тем, что выход из стро   чеек оперативного накопител  носит случайный характер, то количество дефектных  чеек будет колебатьс  в широких пределах, определ емых дисперсией статистики распределени  ошибок, так как дл  обеспечени  требуемой надежности веро тность безотказной работы (Р) в течение заданного интервала времени должна быть большой, то веро тность того, что все  чейки АН будут использованы дл  подмены  чеек оперативного накопител , будет мала (1-Р). Следовательно, в АН всегда имеетс  значительное количество свободных  чеек.

В предлагаемом ОЗУ  чейки АН, не используемые дл  замены дефектных  чеек оперативного накопител , используютс  дл  подмены исправных  чеек оперативного накопител  с целью сокращени  цикла обращени  к оперативной пам ти, т. е. используютс  в качестве буферной пам ти. Так как АН выполнен на интегральных микросхемах и его быстродействие выше быстродействи  ферритового оперативного накопител , то подмена  чеек оперативного накопител , в которых хранитс  активна  информаци ,  чейками сверхоперативной пам ти , позвол ет увеличить быстродействие ОЗУ.

Claims (2)

1.Авторское свидетельство СССР № 368647, кл. G ПС 15/00, 1971.

2.Авторское свидетельство СССР № 529490, кл. О ПС 29/00, 1975 (прототип).

J4J3 IJIJLJ

tl

V Т-1-m г

1 „r--LiTi: :

Ш

/j /

ьП