SU790210A1

SU790210A1 - Multiphase digital phase shifter

Info

Publication number: SU790210A1
Application number: SU782652631A
Authority: SU
Inventors: Александр Степанович Кондрашов; Татьяна Павловна Петащук; Вячеслав Аркадьевич Сапега
Original assignee: Предприятие П/Я Х-5827
Priority date: 1978-07-31
Filing date: 1978-07-31
Publication date: 1980-12-23

Description

1one

Изобретение относитс к импульсной технике.The invention relates to a pulse technique.

Известен цифровой многофазный фазовращатель , содержащий опорный генератор с делителем частоты и N независимых идентичныхцифровых синтезаторов частоты, каждый из которых состоит из синхронизируемого генератора , делител частоты фазового детектора , фильтра и сумматора 1,Known digital multiphase phase shifter containing a reference oscillator with a frequency divider and N independent identical digital frequency synthesizers, each of which consists of a synchronized generator, a frequency divider of the phase detector, filter and adder 1,

Данный фазовращатель не обеспечивает достаточного диапазона изменени фазы.This phase shifter does not provide a sufficient range of phase change.

Наиболее близким по технической сущности к предлагаемому изорретению вл етс фазовращатель, содержащий генератор счетных импульсов, выход которого подключен к первым входам первого и второго формирователей одиночных импульсов, к первым входам первого и второго вентилей, вторые входы первого формировател непосредственно, а Btoporo, через инвертор подключен к первым входам первого и второго триггеров, выходы которых через первый и второй венти|ли подключены ко входам первого и второго счетчиков, выходы этих счетчиков подключены к управл ющим .входам триггера управлени и ко входам первого и второго триггеров, а через первые входы и выходы схем И первой и второй групп подключены соответственно к шинам ввода первогоThe closest to the proposed invention is a phase shifter containing a counting pulse generator, the output of which is connected to the first inputs of the first and second single pulse shapers, to the first inputs of the first and second valves, the second inputs of the first shaper directly, and Btoporo, via an inverter connected to the first inputs of the first and second triggers, whose outputs through the first and second valves are connected to the inputs of the first and second counters, the outputs of these meters are connected to the control To the trigger inputs of the control trigger and to the inputs of the first and second triggers, and through the first inputs and outputs of the AND circuits of the first and second groups are connected respectively to the input buses of the first

5 и второго счетчиков, вторые входы h схем И подключены к выходным шинам регистра 2,5 and the second counters, the second inputs of the h circuits And connected to the output buses of the register 2,

Недостатком данного фазовраетате-, л вл етс недостаточна точностьThe disadvantage of this phasing reactor is that the accuracy is insufficient.

10 сдвига фаз при изменении частоты.10 phase shift when changing frequency.

Цель изобретени - повышение точности сдвига фаз при изменении i частоты.The purpose of the invention is to improve the accuracy of the phase shift with changing i frequency.

Поставленна цель достигаетс The goal is achieved

15 тем, что в фазовращатель, содержащий генератор счетных импульсов, выход которого соединен с первыми входами первого вентил и формировател импульсов , второй вход которого соединен .с.входной шиной, а выход подключен ко второму входу первого вентил , входам сброса кольцевого счетчика импульсов и триггера и входу управлени первого блока вентилей, информационные входы и выходы которого соединены поразр дно соответственно с выходами первого счетчика импульсов и входами регистра, выходы которого поразр дно через второй блок15 in that a phase shifter comprising a counting pulse generator, the output of which is connected to the first inputs of the first valve and pulse generator, the second input of which is connected to the input bus, and the output is connected to the second input of the first valve, to the reset inputs of the ring pulse counter and trigger and the control input of the first valve block, the information inputs and outputs of which are connected one by one respectively with the outputs of the first pulse counter and the register inputs whose outputs are through the second block

30 вентилей соединены с входами разр дов второго счетчика импульсов, счетный вход которого соединен со входом триггера и выходом первого вентил , а выход второго вентил подключен к счетному входу кольцевого счетчика импульсов, введен управл емый делитель частоты, информационный вход которого соеди ,нен с выходом первого вентил , вход сброса соединен с выходом формировател импульсов, вход управлени подключен к шине управл ющего сигнала, а выход соединен со счетным входом первого счетчика импульсов, причем входы сброса первого и второго счетчиков импульсов подключены к одному выходу триггера, второй выход которого соединен с первым входом второго вентил , второй вход которого30 valves are connected to the inputs of the bits of the second pulse counter, the counting input of which is connected to the trigger input and the output of the first valve, and the output of the second valve is connected to the counting input of the ring pulse counter, a controlled frequency divider is inserted, the information input of which is connected to the output of the first the valve, the reset input is connected to the output of the pulse generator, the control input is connected to the control signal bus, and the output is connected to the counting input of the first pulse counter, the first and second reset inputs th pulse counters are connected to one output of the flip-flop, the second output of which is connected to a first input of the second gate, the second input of which

подключен к выходу второго счетчика импульсов и входу управлени второго блока вентилей.connected to the output of the second pulse counter and the control input of the second valve block.

На чертеже изображена структурна электрическа схема фазовращател .The drawing shows a structural electrical circuit of the phase shifter.

Фазовращатель содержит генераторPhaser contains generator

1счетных импульсов, формирователь1 counting pulses shaper

2импульсов, вентили 3 и 4, блоки2 impulses, valves 3 and 4, blocks

5 и 6 вентилей, управл емый делител частоты 7, триггер 8, счетчики 9 и 10 импульсов, регистр 11, кольцевой счетчик 12 импульсов. Входной сигнал подаетс на входную шину 13, а сигнал управлени - на шину 14. Выходные сигналы снимаютс с выходо 15 - 20.5 and 6 gates, controlled frequency divider 7, trigger 8, counters 9 and 10 pulses, register 11, ring counter 12 pulses. The input signal is fed to the input bus 13, and the control signal to the bus 14. The output signals are taken from output 15-20.

Фазовращатель работает следующим образом.Phaser works as follows.

Импульс с формировател 2, возникающий при переходе гармонического сигнала через ноль запирает вентиль 3, сбрасывает в нулевое состо ние делитель 7 и кольцевой счетчик 12, а также, открыва блок 5 вентилей , переписывает в регистр 11 число из счетчика 9, соответствующее Ф. После окончани этого импульса триггер 8 сбрасываетс в ноль и сбрасывает в нулевое состо ние счетчики 9 и 10. Затем счетчик 10 переписывает в свои разр ды число из регистра 11 через блок вентилей 6, представленное в обратном коде. Одновременно сигнал с пр мого выхода триггера запрет вентиль 4 и откроет вентиль 3. Таким образом, запись числа в регистр 11 во врем действи импульса с формировател 2 и запись его в счетчик 10 во врем паузы между счетными импульсами делают схему фазовращател помехоустойчивой и надежной.The impulse from the driver 2, which occurs when the harmonic signal passes through zero, closes the valve 3, resets the divider 7 and the ring counter 12 to the zero state, and also, opening the valve block 5, rewrites the number 11 in the register 9 from counter 9 corresponding to F. After the end of this pulse, trigger 8 is reset to zero and counters 9 and 10 are reset to zero. Then counter 10 rewrites the number from register 11 to its bits through a block of gates 6 presented in the reverse code. At the same time, the signal from the direct output of the trigger inhibits valve 4 and opens valve 3. Thus, recording the number in register 11 during the pulse operation from the driver 2 and writing it to the counter 10 during the pause between counting pulses make the phase shifter noise-proof and reliable.

Импульсы генератора 1 счетных импульсов, пройд через вентиль 3, перевод т триггер 8 в единичноесосто ние и поступают на счетный вход счетчика 10. Одновременно разрешающий . потенциал с триггера 8 отпирает вентиль 4. Когда число импульсов в счетчике 10 станет равным записанному в регистре 11, счетчик переходит в ноль и на его выходе по вл етс импульс, который через вентиль 4 запишетс в первом счетном разр де кольцевого счетчика 12. Одновременно этот импульс запишет число из регистра 11 в счетчик 10 в обратном коде. Таким образом, на выходе вентил 4 за период следовани входного сигнала по витс Кд импуль сов с периодом следовани , соответствующим минимальному фазовому сдвигу, т.е. в каждом периоде следовани входного сигнала Т х происходит деление этого периода, что соответствует умножению частоты входного сигнала. The pulses of the generator 1 of the counting pulses, having passed through the valve 3, translate the trigger 8 into a single state and arrive at the counting input of the counter 10. It simultaneously enables. the potential from trigger 8 unlocks valve 4. When the number of pulses in counter 10 becomes equal to that recorded in register 11, the counter goes to zero and a pulse appears at its output, which through valve 4 is recorded in the first counter of the ring counter 12. At the same time, the pulse will write the number from register 11 to counter 10 in the reverse code. Thus, at the output of the valve 4, for the period of the following signal, the input signal is given in terms of Cd pulses with a follow-up period corresponding to the minimum phase shift, i.e. in each period of the following signal input Tx, this period is divided, which corresponds to the multiplication of the frequency of the input signal.

Эти импульсы поступают на вход кольцевого счетчика. Коэффициент , счета этого счетчика Кд, Кд,. ив These pulses are fed to the input of a ring counter. Coefficient, accounts of this counter Cd, Cd ,. willow

0 качестве выходов использованы пр мые и инверсные выходы его триггегЮв. Минимальный фазовый сдвиг, мый этим счетчико, соответствует:As the outputs, the direct and inverse outputs of its trigger SW are used. The minimum phase shift that this counter measures is:

„ JbO° ЬЬСР „ ..„JbO ° ÑÑР„ ..

5 five

. .

С пр мого выхода второго триггера снимаетс сигнал, сдвинутый по фазе относительно пр мого выходаFrom the direct output of the second flip-flop, the signal is shifted out of phase with respect to the direct output

Q первого триггера на 90, с инверсного первого триггера IBO , а с инверсного выхода второго триггера - Ф, . 270°.Q of the first trigger is 90, with the inverse of the first IBO trigger, and with the inverse of the second trigger - Ф,. 270 °.

Таким образом, ввод различныеSo the input is different

C коэффициенты делени периода входного сигнала, можно получить с выходов кольцевого счетчика 12 N - Кд сигналов, сдвинутых по фазе друг по отношению к другу на Р этом скважность импульсов .C, the division factors of the period of the input signal, can be obtained from the outputs of the ring counter 12 N - Cd signals shifted in phase relative to each other at R this pulse ratio.

0 т.ак как устройство непрерывно делит период входного сигнала, то его работа не зависит от частот входного сигнала и частот генератора счетных импульсов, т.е. устройство0, since the device continuously divides the input signal period, its operation does not depend on the input signal frequency and the frequency of the counting pulse generator, i.e. device

5 позвол ет автоматически корректировать в каждом последующем периоде входного сигнала изменени , проишедшие в каждом предыдущем. Этим достигаетс больша точность в рс1боте5 allows you to automatically correct for each subsequent period of the input signal changes that occur in each previous one. This achieves greater accuracy in pc1

0 устройства в целом.0 devices in general.

Claims

Invention Formula

A multiphase digital phase shifter containing a counting pulse generator, the output of which is connected to the first inputs of the first valve and pulse generator, the second input of which is connected to the input bus, and the output is connected to the second input of the first valve, the reset inputs of the ring pulse counter and the trigger and the control input of the first valve block, information inputs and

.the outputs of which are connected in bit corresponding to the outputs of the first pulse counter and the outputs of the register, the outputs of which, bitwise through the second valve block, are connected to the bit inputs of the second pulse counter, the counting input of which is connected to the counting trigger input and the output of the first valve, and the output of the second gate connected to the counting input of a ring pulse counter, characterized in that, in order to improve the accuracy of the phase shift with changing frequency, a controlled frequency divider is inserted into it, the information input D which is connected to the output of the first ventip, the reset input is connected to the output of the pulse former, the control input is connected to the control signal bus, and the output is connected to the counting input of the first counter, a pulse, and the reset inputs of the first and second pulse counters are connected to one trigger output, The second output of which is connected to the first input of the second valve, the second input of which is connected to the output of the second pulse counter, and the control input of the second valve block. Sources of information taken into account in the examination 1. USSR author's certificate in accordance with application 2497596 / 18-21, cl. H 03 K 7/04, 20.06.77.

2. Authors certificate of the USSR 474102, cl. H 03 K 5/13, 10.08.72.