SU780046A1

SU780046A1 - Shift register

Info

Publication number: SU780046A1
Application number: SU782700914A
Authority: SU
Inventors: Дмитрий Вячеславович Пуцыкович
Original assignee: Предприятие П/Я В-2431
Priority date: 1978-12-25
Filing date: 1978-12-25
Publication date: 1980-11-15

Description

Изобретение относится к области вычислительной техники и может быть использовано, в цифровых вычислительных устройствах.The invention relates to the field of computer technology and can be used in digital computing devices.

Известен регистр сдвига, содержа- 5 щий Л разрядов, цепь управления сдвигом информации, генератор импульсов, соединенный с выходными элементами И [1] .Known shift register containing 5 L bits, information shift control circuit, a pulse generator connected to the output elements And [1].

Наиболее близким из известных по технической сущности является регистр сдвига, содержащий в каждом разряде статический триггер с двумя элементами И, а также выходные элементы И по числу разрядов, цепь последовательной входной информации и цепь сдвига [2] .The closest known by technical essence is the shift register, containing in each discharge a static trigger with two AND elements, as well as output AND elements according to the number of bits, a serial input information circuit and a shift circuit [2].

Однако недостатками известных регистров является низкая помехозащищенность, так если в цепи сдвига появляется импульс помехи, амплитуда· которого превышает порог срабатывания логических· элементов, то на параллельных выходах регистров появляется неправильная информация, так как импульс помехи сдвигает на один разряд последовательную информацию, занесенную в регистр во время- последнего такта записи,. Вероятность такого события весьма велика,However, the disadvantages of the known registers are low noise immunity, since if an interference pulse appears in the shift circuit, the amplitude of which exceeds the threshold of operation of the logical elements, then incorrect information appears on the parallel outputs of the registers, since the interference pulse shifts the serial information entered into the register by one bit during - the last measure of recording. The probability of such an event is very high,

так как вычислительные устройства, как правило, работают в условиях воздействия различных помех, а длительность периода между посылками двух последовательных слов обычно на порядки выше длительности самого слова. При этом следует иметь ввиду, что в целом ряде случаев появление на выходе регистра неправильной ин10 формации даже в одном такте является недопустимым, а'пропуск одного такта не вносит существенной ошибки.since computing devices, as a rule, work under conditions of various interference, and the length of the period between sendings of two consecutive words is usually orders of magnitude higher than the duration of the word itself. It should be borne in mind that in a number of cases the appearance of incorrect information at the register output even in one measure is unacceptable, and skipping one measure does not introduce a significant error.

Таким образом, целью изобретения является повышение помехозащищенU ности.Thus, the aim of the invention is to increase the noise immunity.

Поставленная цель достигается тем, что в регистр сдвига, содержащий последовательно соединенные ячейки памяти, управляющие входы 20 которых соединены с шиной управления сдвигом информации, выходы ячеек памяти подключены к одним из входов первых'элементов И, выходы.которых соединены с выходами регистра сдви25 га, информационные 'входы последней ячейки ^памяти соединены с входами регистра сдвига, введены счетчик импульсов, два генератора одиночных импульсов, второй и третий элементы 3Q И и элемент НЕ, вход которого соеди· нен с одним из входов Второго элемента И и выходом первого генератора одиночных импульсов, выход элемента НЕ подключен к одному из входов третьего элемента И, выход которого соединен с входом первого генератора одиночных импульсов, другие входы второго и третьего элементов И соединены с шиной управления сдвигом информации, · выход второго элемента И подключен к первому входу счетчика импульсов, выход счетчика импульсов соединен с входом второго генератора одиночных импульсов, выход которого подсоединен к другим входам первых ' элементов И и вторым входам счетчика импульсов.This goal is achieved by the fact that in the shift register containing series-connected memory cells, the control inputs 20 of which are connected to the information shift control bus, the outputs of the memory cells are connected to one of the inputs of the first elements AND, the outputs of which are connected to the outputs of the shift register 25 ha, the informational inputs of the last memory cell are connected to the inputs of the shift register, a pulse counter, two single pulse generators, the second and third elements 3Q AND and the element NOT, whose input is connected to one of the inputs, are introduced The second element And and the output of the first single pulse generator, the output of the element is NOT connected to one of the inputs of the third element And, the output of which is connected to the input of the first single pulse generator, the other inputs of the second and third elements And are connected to the information shift control bus, · the output of the second element And connected to the first input of the pulse counter, the output of the pulse counter is connected to the input of the second single pulse generator, the output of which is connected to the other inputs of the first 'And elements and the second inputs with etchika pulses.

На чертеже представлена функциональная' схема предложенного регистра сдвига.The drawing shows a functional 'diagram of the proposed shift register.

Он содержит ячейки l.l-Ι,η памяти, первые элементы И 2.1-2.в, второй и третий элементы И 3 и 4,' первый и второй генераторы 5 и 6 одиночных импульсов, счетчик 7 импульсов , элемент НЕ 8, шину 9 управления сдвигом информации,входы ГО, выходы 11.1-11л.It contains cells ll-Ι, η memory, the first elements And 2.1-2.v, the second and third elements And 3 and 4, the first and second generators 5 and 6 single pulses, the counter 7 pulses, element NOT 8, bus 9 control information shift, GO inputs, outputs 11.1-11l.

Устройство работает следующим образом.The device operates as follows.

На вход 10 поступает информация В' виде последовательных η-разрядных слов. Для записи этой информации на шину 9 управления сдвигом информации.подаются пачки из сдвиговых импульсов. Предполагается, что число разрядов (и сдвиговых импульсов) П - четное. Длительность периода между двумя словами - Т, длительность ймпульса сдвига - t > расстояние между импульсами сдвига - .Как правило, t и •Ь₁ составляют доли или единицы микросекунды, иInput 10 receives information In the form of consecutive η-bit words. To record this information on the information shift control bus 9. Packets of shear pulses are supplied. It is assumed that the number of discharges (and shear pulses) P is even. The length of the period between two words - T, the duration of the shift pulse - t> the distance between the shift pulses -. As a rule, t and • b ₁ are fractions or units of a microsecond, and

·. Т-?>[-Ьп+Б_и(в-1)1 где -»-Ъ_и (ц-и) - длительность пачки сдвиговых импульсов.·. T -?> [- bn + B _and (c-1) 1 where - »- b _and (c-u) is the duration of the shear pulse train.

Запись входной информации в разряды 1.1-1.η регистра происходит так же , как и в прототипе. Но передача информации на параллельные входы 10 регистра производится г. после анализа сдвиговых импульсов. В исходном состоянии на входе генератора 5 присутствует логический нуль, а на входе элемента И 4 - логическая единица. Первый сдвиговой импульс поступает на вторые входы элементов И 3 и 4 и через элемент И 3 своим задним фронтом запускает генераторRecord of input information in bits 1.1-1.η of the register occurs in the same way as in the prototype. But the transfer of information to the parallel inputs of the 10th register is made d after the analysis of shear pulses. In the initial state, at the input of the generator 5 there is a logical zero, and at the input of the element And 4 is a logical unit. The first shear pulse arrives at the second inputs of the elements And 3 and 4 and through the And 3 element with its trailing edge starts the generator

5,. который вырабатывает одиночный импульс такой длительности, чтобы его задний фронт'окончился после окончания второго сдвигового импульса, но до прихода 3-го сдвигового импульса. Импульс с выхода генератора 5 (его амплитуда равна логической единице) поступает на первый вход элемента И 3, разрешая прохождение на его выход (и на счетный вход счетчика 7) второго сдвигового импульса. На это время элемент И 4 закрыт по второму входу через элемент НЕ 8. Далее на вход элемента И 4 поступает третий сдвиговой импульс, генератор 5 снова запускается и разрешает прохождение на вход счетчика 7 четвертого сдвигового импульса и т.д. Благодаря этому, на вход счетчика 7 поступает η/2 сдвиговых импульсов, после чего на выходе счетчика 7 появляется сигнал, запускающий генератор 6, который вырабатывает импульс, разрешающий прохождение информации из разрядов 1.1-1.η регистра на входы регистра сдвига через элементы И 2.1-2,η . Одновременно происходит обнуление счетчика 7.5,. which produces a single pulse of such a duration that its trailing edge ends after the end of the second shear pulse, but before the arrival of the third shear pulse. The pulse from the output of the generator 5 (its amplitude is equal to a logical unit) is supplied to the first input of the And 3 element, allowing the passage of its second shear pulse to its output (and to the counting input of counter 7). At this time, the And 4 element is closed at the second input through the NOT 8 element. Then, the third shear pulse arrives at the And 4 element input, the generator 5 starts up again and allows the passage of the fourth shear pulse counter 7, etc. Due to this, η / 2 shear pulses are fed to the input of the counter 7, after which a signal is triggered at the output of the counter 7, which starts the generator 6, which generates a pulse that allows information from the bits 1.1-1.η of the register to pass to the inputs of the shift register through the And elements 2.1 -2, η. At the same time, counter 7 is reset.

Таким образом, передача информации на выход регистра сдвига происходит только в том случае, если на шину управления 9 поступает η им- пульсов, расстояние между которыми не превышает известное расстояние между импульсами сдвига в пачке. Поскольку период повторения пачек много больше расстояния между импульсами в пачке, то появление импульса помехи, отделенного от пачки расстоянием, равным или меньшим расстояния между импульсами пачки, представляется маловероятным. Следовательно, при поступлении на шину 9 управления импульсов помехи между пачками сдвиговых импульсов на выход регистра не будет выдаваться неправильная информация, занесенная в предыдущем такте.Thus, information is transmitted to the output of the shift register only if η pulses arrive at the control bus 9, the distance between which does not exceed the known distance between the shift pulses in the packet. Since the repetition period of the packets is much greater than the distance between the pulses in the packet, the appearance of an interference pulse separated from the packet by a distance equal to or less than the distance between the pulses of the packet seems unlikely. Therefore, when the interference pulses arrive on the control bus 9, between the bursts of shear pulses, the incorrect information entered in the previous clock cycle will not be output to the register output.

По предложенной схеме был изготовлен и испытан лабораторный макет регистра сдвига. Испытания подтвердили высокую помехоустойчивость макета: при подаче на.информационный и сдвиговой входы регистра специально организованных импульсов помех на его выходе не наблюдалось ложной информации.According to the proposed scheme, a laboratory model of the shift register was made and tested. Tests confirmed the high noise immunity of the layout: when applying to the information and shift inputs of the register of specially organized interference pulses, false information was not observed at its output.

Claims

1. Japanese Patent No. 52-32935, class, G11 C 19/00, published. 1977.

2. ANISIMOV B.V. and others. Fundamentals of calculation and design of elements of ICM. M., Higher School, 1974, p. 263264, p. 6.18- and 6.19 (prototype).

0