SU777674A1 - Синтезатор речевых сигналов - Google Patents

Description

(54) СИНТЕЗАТОР РЕЧЕВЫХ СИГНАЛОВ

1

Изобретение относитс  к приборостроению и может быть использовано, например, в вокодерной технике.

Известно устройство дл  синтезирование речевых сигналов, в котором дл  ана- 5 лиза и синтеза речи используютс  коэффициенты предсказани  il.

К погрешност м этого устройства следует отнести потенциальную неустойчивость анализируемого фильтра и необходи- 10 мую величину разр дной сетки специализированного вычислител .

Наиболее близким к изобретению по своей технической сущности  вл етс  синте- 15 затор речевых сигналов, содержащий выходную шину, умножитель, первый вход которого соединен с шиной весовой функции, второй вход - с выходом первого мультиплексора , а выход - с первым входом 20 сумматора, подключенного выходом к входу первого оперативного запоминающего устройства, а также блок управлени , подключенный выходами к управл ющим входам сумматора, первого и второго мульти- 25 плексоров и двух оперативных запоминающих устройств :2.

Цель изобретени  заключаетс  в повышении достоверности синтезировани  речевых сигналов.30

Достигаетс  это за счет снабжени  устройства буферным регистром и третьим мультиплексором, ггрйчем первые входы второго и третьего мультиплексоров соединены с выходом сумматора, второй вход которого соединен с выходом буферного регистра и с выходной шиной, выход третьего мультиплексора через второе оперативное запоминающее устройство соединен с первым входом первого мультиплексора и с вторым входом второго мультиплексора , соединенного выходом с входом буферного регистра, второй вход третьего мультиплексора соединен с выходом первого оперативного запоминающего устройства и с вторым входом первого мультиплексора , а управл ющие входы буферного регистра и третьего мультиплексора соединены с соответствующими выходами блока управлени .

На фиг. 1 приведена структурна  схема описываемого устройства; на фиг. 2 - граф синтеза; на фиг. 3 - временна  диаграмма работы устройства.

Устройство содержит умножитель У, сумматор 2, мультиплексоры 3, 4 н 5, буферный регистр 6, оперативные запоминающие устройства 7, 8 и блок управлени  9. Выходы блока управлени  9 подключены к управл ющим входам всех вышеназванных блоков . Один вход умножител  / подключен к выходу мультиплексора 3, другой вход умножител  соединен с шиной весовой функции. Выход умножител  / подключен к одному входу сумматора 2, другой вход которого через буферный регистр 6 подключен к выходу мультиплексора 4, один из входов которого  вл етс  входом синтезатора.

Выход сумматора 2 подключен к одному входу мультиплексора 4, к одному входу мультиплексора 5 и к одному входу оперативного запоминающего устройства 7, выход которого подключен к одному входу мультиплексора 5 и к одному входу мультиплексора 3. Выход мультиплексора 5 подключен в одному входу оперативного запоминающего устройства 8j выход которого подключен к одному входу мультиплексора - и к одному входу мультиплексора 3. Выходом устройства  вл етс  выход буферного регистра 6.

Устройство работает следующим образом . Дл  выполнени  необходимых операций устройство работает в двух режимах. В нервом режиме устройство, выполн   вычислени , обусловленные верхней ветвью графа (см. фиг. 2) на основе заданных сигнала возбуждени  «е, весовых коэффициентов Wi-Wp и величин, имеющихс  в пам ти фильтра, вычисл ет выборки или отсчеты речевого колебани . Во втором режиме устройство производит вычислени , обусловленные нижней ветвью графа на основе результатов, полученных в первом режнме и весовых коэффициентов Wi-Wp. Граф синтезирующего фильтра содержит «Р одинаковых ступеней и устройство последовательно выполн ет одинаковые арифметические операции дл  каждой ступени .

iB соответствии с графом можно написать следующие уравнени :

(1а)

S.V-1 - Ал-i W/v-i ( 16) XN-I -5л-.2 -Wiv-z -Х,-2,

где SN - остаток «вперед ;

- остаток «назад ;

WN - весова  функци ; N - номер ступени.

Уравнение (1 а) соответствует операции первого режима, уравнение (1 б)- операции второго режима.

Дл  выполнени  операций одной ступени в первом режиме необходимо три такта (см. фиг. 3). В первом такте умножитель / вычисл ет произведение ..y-i л-ь причем на соответствующий вход умножител  1 поступает величина ,у-ь а на другой вход умножител  - величина XN-I из пам ти фильтра оперативно запоминающего устройства 8. Дл  этого мультиплексор 3 в течение первого режима через соответстно запоминающего устройства § к другому входу у.множител  ,/. Вычисленное произведение подаетс  на соответствующий вход сумматора 2. На другой вход сумматора 2 нри выполнении операций 1-ой ступени подаетс  сигнал возбуждени  из буферного регистра 6 через соответствующий вход мультиплексора 4. Дл  этого мультиплексор 4 в течение выполнени  операций 1-ой

ступени находитс  в 1-ом положении, а далее переключаетс  во 2-ое положение дл  подачи на упом нутый вход сумматора 2 через буферный регистр 6 величины 5,v. Величина суммы ,v-i N- +Si, вычисленна  в течение 2-го такта, в 3-ем такте записываетс  в буферный регистр 6 и в пам ть фильтра оперативного запоминающего устройства 7. После окончани  вычислений последней р-ой ступени в буферном

регистре 6 записываетс  величина синтезированного речевого отсчета.

Во 2-ом режиме устройство производит вычислени  в соответствии с уравнением (16). Дл  этого на один вход умножител 

/ подаетс  величина коэффициента д,2, а на дрзгой вход умножител  подаетс  величина , вычисленна  в 1-ом режиме, из оперативного запоминающего устройства 7 через вход мультиплексора 3.

Дл  этого мультиплексор 3 переключаетс  во 2-ое положение, с началом 2-го режима умножение происходит в течение первого такта. Также в течение 1-го такта из пам ти фильтра оперативного запоминающего устройства iS извлекаетс  величина и записываетс  в буферный регистр 5. Дл  этого мультиплексор 4 переключаетс  в i3-e положение с началом 2-го режима. sB течение 2-го такта производитс 

вычитание из величины Xiv-o, поданной на вход сумматора 2, величины произведени  5л-2 N-2, поданной на другой сум-вход матора -2.

Дл  этого сумматор 2 управл ющим

сигналом с началом ;2-го режима переходит в режим вычитани . iB течение 3-го такта величина разности записываетс  в оперативное запоминающее устройство 8 по входу мультиплексора 5, при этом мультиплексор 5 находитс  в 1-ом положении. После окончани  вычислений р-ой ступени дл  реализации операции задержки (Z синтезированной речевой выборки величина 5о извлекаетс  из оперативного

запоминающего устройства 7 и переписываетс  в оперативное запоминающее устройство 8 через мультиплексор 5 по соответствующему входу. Дл  этого мультиплексор 5 переключаетс  во 2-ое положение

на врем  перезаписи.

Дл  функционировани  устройства из блока управлени  9 подаютс  управл ющие сигналы на сумматор 2 - дл  управлени  суммированием - вычитанием, в буточных Sjv-i и выходной So величин в течение ,3-го такта 1-го режима и величнн в течение 1-го такта 2-го режима, на мультиплексоры 3, 4, 5 ъ соответствии с временной диаграммой на фиг. 3, а также адреса и команды записи в оперативные запоминающие устройства .7 и .

Описанное устройство позвол ет повысить достоверность синтезировани  речевых сигналов при сокращении используемого оборудовани .

Claims (2)

1.Патент Великобритании № 1485803, кл. G 10 L .1/00, опублик. 1977.

2.(Патент США № ,3979587, кл. G 10 L 1/00, опублик. 19716 (прототип).

ступень.

,- cmynem

(-.

-а 

ступень р-о

5 |-t-J-1сотуда/т р-1-а 

.

J-biu решим

Диаграмаа переключений ,пиллексора /

Диаграмма переключений Mt/fHimun/ieKCopa 3 I.2

1

/Диаграмма переключений му/игтиплексо/за 5

/

Фиг. 2 I---Ступень

1-а 

--..,...,

сттет

2-01J режаг

Фаг. 3