SU773738A1 - Запоминающий элемент - Google Patents

Description

1

Изобретение относитс  к вычисли . тельной технике, в часности к запоминающим устройствам цифровых вычислительных машин..

Известен запоминающий элемент йа МДП-транзисторах, содержащий триггер, управл ющие МДП-транзистсры, разр дные и адресные шины i.

Известен также запоминающий элемент , содержащий триггер наМДП-тран- зисторах с нагрузочными МДП- ранзистором и диодом, включенными в развые плечи триггера |2.

Наиболее близким по технической сущности к предлагаемому  вл етс  запоминающий элемент, содержащий триггер на МДП-транзисторах и управл ющий МДП-транзистор, сток (исток) которого соединен с одним из плеч триггера, исток (сток) соединен с разр дной щиной, а затвор - с адресной шиной З Недостатком известных запоминающих элементов  вл етс  значительное лотребление мощности.

Кроме того, статические запоминающие элементы на МДП-транзисторах требуют увеличенных геометрических размеров транзисторюв, что в случае интегрального исполнени  увеличив ает площадь, занимаемую таким запоминающим элементом на кристалле. Как правило , такие схемы потребл ют в момент переключени  сравнительно большую мощность и обладают малой надежностью из-за частого пробо  подзатворного диэлектрика в мощных управл ющ их транзисторах.

Целью изобретени   вл етс  уменьшение потребл емой мощности.

Поставленна  цель достигаетс  тем, что в запоминающий элемент, содержащий триггер, выполненный на первом, втором, третьем и четвертом МДП-транзисторах , причем затворы третьего и четвертого МДП-транзист(Чэов, сток первого и сток второго МДП-транзисторов соединены со стоком (истоком) п того МДП-транзистора, исток (сток) которого подключен к разр дной шнне, а затвор к адресной шине, тактовую шину и шину питани , введены шестой МДП-транаисто1 и диод, катод которого соединен с тактовой шиной и затвором шестого МДП-транаистора , исток шестого МДП-транзистора подключен к шине питани , а сток - к истокам второго и четвертого МДП-транаистров , анод диода соединен с истоками первого и третьего МДП-транзисторов . На чертеже представлена электрическа  схема изобретени . Запоминаюший элемент содержит первый , второй, третий и четвертый МДП-транаисторы 1-4, образующие триггер 5, разр д ную шину 6, адресную шину 7, п тый МДП-тр нзистор 8, диод 9, тактовуюшину 1О ишестой МДП-транзистор 11. Устройство работает следуюшим образом . При записи логической 1 в исходном состо нии на шины 6 и 7 подаетс  .логическа  1, а на шину IO-О. За логический О принимаетс  нижний уровень напр жени  (В), а за логическую - верхний уровень (). В этом случае транзистор 8 закрыт, а транзистор 11 открыт и в триггере 5, состо щем из транзисторов 1-4, хранитс  информаци , полученна  от предыдущей записи , В следующий момент времени снимаетс  питание триггера 5, т.е. на шину 1О подаетс  1 и транзистор 11 закры ваетс . Далее идет перепись I с шины 6 в триггер 5, дл  чего на адресную 7 подаетс  лигический О , а чере некоторый промежуток времени включаетс  питание триггера 5 путем подачи на шину 1О логического О, после чего триггер 5 (без динамического потреблени ) готов к хранению записанной в нег информации. При подаче на адресную шину 7 1 транзистор 8 закрываетс  и происходит хранение логической 1. Дл  считывани  логической 1 на адресную шину 7 подаетс  О, транзист 8 открываетс  и логическа  1 через шину 6 поступает на транзисторы 3 и 4. При записи и считывании логического 6 чевидно, что все действи  идентичны, а исключением того, что предварительно на шине 6 присутствует логический О и в процессе запуска триггер 5 усанавливаетс  в противоположное положение . Таким образом, предлагаемый запоминающуй элемент обладает меньшей потребл емой мощностью за счет того, что триггер 5 предварительно подготавл1}ваетс  к работе до момента подачи сигналов на шину 1О тактовых импульсов.Формула изобретени  Запоминаюший элемент, содержащий триггер, выполненный на первом, втором , третьем и четвертом МДП-транзисторах , причем затворы третьего и четвертого МДП-транзисторов, сток первого и сток второго МДП- ранзисторов соединены со стоком (истоком) п того МДП-транаистора, исток (сток) которого подключен к разр дной шине, а затвор - к адресной шине, тактовую шину и шину питани , отличающийс  тем, что, с целью уменьшени  потребл емой мощности, в него введены шестой МДП-трШ13ИСтор и диод, катод которого соединен с тактовой шиной и затвором шестого МДП-трананстора, исток шестх го МДП-транзистора подключен к шине питани , а сток - к истокам второго и четвертого МДП-транаисторов, анод диода coeди eн с истоками первого и третьего МДП-транзисторов. Источники информации, прин тые во внимание при экспертизе 1.Старое Ф. Г. и др. Полупроводниковые запоминающие устройства, Энерги , Л., 1973, с. 48-53. 2.Авторское свидетельство СССР № 431554, кл. G 11 С 11/40, опублик . 1974. 3.Сборник Микроэлектроника. Под ред. Лукина Ф. В., Советское радио , М., вып. 5, 1975, с. 135, рис. 5а (гфототип).

31

Claims (1)

1. Формула изобретения

   Запоминающий элемент, содержащий триггер, выполненный на первом, втором, третьем и четвертом МДП-транзисторах, причем затворы третьего и четвертого МДП-транзисторов, сток первого и сток второго МДП-транзисторов соединены со стоком (истоком) пятого МДП-транзистора, исток (сток) которого подключен к разрядной шине, а затвор - к адресной шине, тактовую шину и шину питания, отличающийся тем, что, с целью уменьшения потребляемой мощности, в него введены шестой МДП-транзистор и диод, катод которого соединен с тактовой шиной и затвором шестого МДП-транзистора, исток шестого МДП-транзистора подключен к шине питания, а сток - к истокам второго и четвертого МДП-транзисторов, анод диода соединен с истоками первого и третьего МДП-транзисторов.