SU769637A1 - Аналоговое запоминающее устройство - Google Patents

Description

1

Изобретение относитс  к аналоговой вычислительной технике, и может быть использовано в специализированных аналоговых вычислител х, контурах самонастройки , адаптивных системах, а также различных гибридных аналого-цифровых системах и преобразовател х, контрольно-измерительных системах различного назначени .

Известно устройство аналоговой пам ти 1, в котором используютс  элементы пам ти и корректирующие цепи.

Иедостатком известного устройства  вл етс  низка  точность работы.

Наиболее близким из известных по технической сущности к изобретению  вл етс  аналоговое ЗУ 2, содержащее элемент пам ти и корректирующую цепь, имеющую генератор, формирователь импульсов опроса и триггер, выход которого подключен ко входу управлени . В этом устройстве корректирующа  цепь имеет широтно-имнульсный модул тор, формирующий импульсы, относительна  длительность которых пропорциональна подаваемому на его вход напр жению . Эти импульсы запускают генератор , фаза выходного сигнала которого в момент окончани  импульса модул тора фиксируетс  с помощью формировател  импульсов опроса триггером. Узел управлени  формирует корректирующий сигнал с посто нной амплитудой и пол рностью, определ емой состо нием триггера. В результате этого на выходе элемента пама ти устанавливаетс  и поддерживаетс  неограниченно долго напр жение, соответствующее определенному количеству импульсов генератора .

Недостатком известного устройства  вл етс  низка  точность работы, гак как обеспечение высокой точности широтно-импульсного модул тора и управл емого генератора представл ет собой достаточно сложную техническую задачу. Кроме того, релейность характеристики корректирующей цепи приводит к тому, что процессы в системе элемент пам ти-корректирующа  цепь нос т автоколебательный характер. Кроме того, узел управлени  воздействует на элемент пам ти посто нно, что также

20 снижает точность работы устройства.

Цель изобретени  - повышение точности работы аналогового ЗУ.

Поставленна  цель достигаетс  тем, что в аналоговое ЗУ, содержащее элемент пам ти, вход которого соединен с выходом коммутатора, выход элемента пам ти подключен к выходу устройства, вход которого соединен с одним из входов коммутатора, блок управлени , первый вход которого со3Q единен с одним из выходов триггера, формирователь импульсов и генератор опорных импульсов, введены двухтактный ннтегратор , источник эталонного напр жени  и делитель частоты, вход которого соединен с выходом генератора опорных имнульсов, со вторым входом блока уиравлени  и с одним из входов триггера. Выход делител  частоты подключен к первому входу двухтактного интегратора, второй вход которого соединен с выходом элемента пам ти. Третнй вход двухтактного интегратора подключен к выходу источника эталонного напр жени , а выход - ко входу формировател  импульсов, выход которого подсоединен к другому входу триггера и к третьему входу блока управлени , выход которого соединен с другим входом коммутатора. Блок управлени  содержит последовательно соединенные переключатель и первый ключ, два источника разнопол рного напр жени , выходы которых соответственно соединены со входами переключател , последовательно включенные первую интегрирующую цепочку, второй и третий ключи, последовательно включенные вторую интегрирующую цепочку и. четвертый ключ и элемент НЕ, вход которого соединен с первым входом блока управлени  и управл ющим входом четвертого ключа. Выход элемента НЕ соединен с управл ющим входом второго ключа, выход которого соединен с выходом четвертого ключа. Управл ющие входы первого ключа и переключател  соответственно соединены со вторым и третьим входами блока управлени , выход которого подсоединен к третьего ключа.

На фиг. 1 изображена функциональна  схема предложенного устройства; на фиг. 2 - функциональна  схема блока управлени .

Устройство содержит элемент пам ти 1, двухтактный интегратор 2 со входами 3-5 и выходом 6, источник эталонного напр жени  7, делитель частоты 8, генератор опорный импульсов 9, формирователь импульсов 10, триггер 11, блок управлени  12 со входами 13-15 и коммутатор 16.

Блок управлени  содержит источники разнопол рного напр жени  17 н 18, переключатель 19, ключи 20-23, интегрирующие цепочки 24 и 25 и элемент НЕ 26.

Работа устройства складываетс  из двух этапов.

На первом этапе (выборки) коммутатор 16 подключает напр женные, подлежащее запоминанию, ко входу элемента пам ти 1.

На втором этапе (хранени ) коммутатор 16 подключает к элементу пам ти 1 выход блока управлени  12. На этом этане устройство раобтает следующим образом. Опорные импульсы, имеющие длительность Тд И период следовани  2Тд, с выхода генератора 9 подаютс  на вход делител  частоты 8, который формирует на выходе последовательность импульсов, длительность

которых , а период следовани  278 (л - коэффициент делени  делител  частоты 8).

Импульс с делител  частоты 8 по вл етс  в момент времени /i и поступает на вход 5 интегратора 2.

Интегратор 2 работает таким образом, что он запускает формирователь импульсов 10 в момент 4, дл  которого выполн етс  условие

f f - т - т

4 1-2 - CTi -I ч

f/s

где Гст, -промежуток времени от момента окончани  имплуьса делител  частоты 8 до момента 4; fy/, -напр жение на выходе элемента пам ти 1 в интервале времени (/,, 4);

t/э -эталонное напр жение, подаваемое на вход 4 интегратора 2 с источником эталонного напр жени  7.

В результате этого на выходе формировател  импульсов 10 в момент /4 по вл етс  импульс, длительность Гю которого посто нна . Этот импульс поступает на вход триггера 11 и устанавливает его в состо ние логической «1, если в этот момент на другом его входе - высокий уровень напр жени , или состо ние логического «О в нротивном случае. Опорные импульсы генератора 9, импульс формировател  10 и сигнал с вы-хода триггера 11 поступают на блок управлени  12. Блок управлени  12 вырабатывает импульс коррекции, длительность которого посто нна и равна длительности импульса формировател  10, а амплитуда Uiz и пол рность  вл ютс  функцией относительного сдвига по времени т переднего фронта импульса формировател  10 (момент времени 4) и ближайщего предществующего начала периода последовательности импульсов генератора 9 (момент времени з), т. е.

„.

2. Г,

Эта функциональна  зависимость выражаетс  системой уравнений

I/(-(0,25--), при ,5, 1/C(0,75-T), при 0,,

где /С - посто нный коэффициент.

Импульс коррекции с блока управлени  12, поступа  на вход элемента.пам ти 1, измен ет его выходное напр жение / на величину AL/I. Коэффициент К и длительность импульса коррекции Гю устанавливаютс  такими, чтобы новое значение Гст в следуюи ем цикле работы удовлетвор ло услови м

Гст.

где т - целое положительное число, //Гст,-Гс..,.

При этих услови х устройство имеет положение равновеси , которым соответствуют напр жени  Hi на выходе элемента пам ти 1 такие, что

т ( Г) ст г 7 t у

и,и,,

П- Та

т ±

LJ,Таким образом, равновесные значени  напр жени  на выходе элемента пам ти 1 не завис т от стабильности работы генератора 9.

Блок управлени  12 работает следующим образом.

В исходном положении, т. е. в начале цикла ключ 20 замкнут, а на управл ющий вход сдвоенного переключател  19 подаетс  импульсна  последовательность опорных импульсов. В результате ко входам интегрирующих цепочек 24 и 25 попеременно с частотой fg подключаютс  источники разнопол рного напр жени  17 и 18. Если посто нные времени интегрирующих цепочек 24 и 25 меньще периода импульсной последовательности опорных импульсов, то на выходах интегрирующих цепей 24 и 25 будут переменные напр жени  треугольной формы.

В момент времени ti на вход 15 блока управлени  приходит импульс формировател  10, размыкающий ключ 20 и замыкающий ключ 22. При этом на входе 13 устанавливаетс  логическа  «1, соответствующа  высокому уровню напр л ени  на входе 14 в момент времени t.

В результате этого ключ 23 замкнут, а ключ 21 разомкнут, и на выходе блока управлени  в течение времени Гю -посто нное напр жение, величина которого соответствует величине напр жени  1/25 на выходе интегрирующей цепи 25 в момент времени 4. Если допустить, что напр жение на выходах интегрирующих цепей 24 и 25 измен етс  в течение периода

-К/О, 25-т/, при ,5, /(/0,75-т/, при 0,

/(/0,25-1/, при ,5, -К/0,, при 0,,

то при ,5 к выходу блока управлени  подключаетс  выход интегрирующей цепи 25, а при 0, - выход интегрирующей цепи 24, можно заключить, что напр жение на выходе будет равно

fi ( /С/0,25-т/, при ,5, 1 /С/0,, при 0,.

Использование в устройстве аналоговой пам ти двухтактного интегратора, на точности работы которого не сказываютс  медленные вариации частоты генератора и эквивалентной посто нной времени, повыщае.т точность работы устройства.

Кроме того, благодар  тому, что в устройстве используетс  узел коррекции, вырабатывающий корректирующий сигнал, пропорциональный отклонению напр жени  на выходе элемента пам ти от равновесного, и устранены автоколебани  в системе элемент пам ти-корректирующа  цеиь, также повыщаетс  точность работы устройства.

Claims (2)

1. Аналоговое запоминающее устройство, содержащее элемент пам ти, вход которого соединен с выходом коммутатора, выход

элемента пам ти подключен к выходу устройства , вход которого соединен с одним из входов коммутатора, блок управлени , первый вход которого соединен с одним из выходов триггера, формирователь импульсов

и генератор опорных импульсов, отличающеес  тем, что, с целью повыщени  точности устройства, в него введены двухтактный интегратор, источник эталонного напр л ени  и делитель частоты, вход

которого соединен с выходом генератора опорных импульсов, со вторым входом блока управлени  и с одним из входов триггера , выход делител  частоты подключен к первому входу двухтактного интегратора,

второй вход которого соединен с выходом элемента пам ти, третий вход двухтактного интегратора подключен к выходу источника эталонного напр жени , выход двухтактного интегратора соединен со входом

формировател  импульсов, выход которого подсоединен к другому входу триггера и к третьему входу блока управлени , выход которого соединен с другим входом коммутатора .

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит последовательно соединенные переключатель и первый ключ, два источника разнопол рного напр жени , выходы которых соответственно соединены со входами переключател , последовательно включенные первую нн тегрирующую цепочку, второй и третий ключ, последовательно включенные вторую интегрирующую цепочку и четвертый ключ

и элемент НЕ, вход которого соединен с первым входом блока управлени  и управл ющим входом четвертого ключа, выход элемента НЕ соединен с управл ющим входом второго ключа, выход которого соедииен с выходом четвертого ключа, управл ющие входы первого ключа и переключател  соответственно соединены со вторым и третьим входами блока управлени , выход которого подсоединен к выходу третьего

ключа.

Источники информации, прин тые во внимание при экспертизе 1. Патент США № 4047053, кл. 307-238, опубл. 1977.

2. Авторское свидетельство СССР № 529487, кл. G ПС 27/02, 09.09.74 (прототип ).