SU763916A1 - Устройство дл возведени в степень - Google Patents

Устройство дл возведени в степень Download PDF

Info

Publication number
SU763916A1
SU763916A1 SU782638764A SU2638764A SU763916A1 SU 763916 A1 SU763916 A1 SU 763916A1 SU 782638764 A SU782638764 A SU 782638764A SU 2638764 A SU2638764 A SU 2638764A SU 763916 A1 SU763916 A1 SU 763916A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
unit
adder
block
Prior art date
Application number
SU782638764A
Other languages
English (en)
Inventor
Юрий Иванович Пучков
Александр Михайлович Ковалев
Original Assignee
Смоленский Филиал Московского Ордена Ленина Энергетического Института
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Смоленский Филиал Московского Ордена Ленина Энергетического Института filed Critical Смоленский Филиал Московского Ордена Ленина Энергетического Института
Priority to SU782638764A priority Critical patent/SU763916A1/ru
Application granted granted Critical
Publication of SU763916A1 publication Critical patent/SU763916A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В СТЕПЕНЬ
1
Изобретение относитс  к аналоговой вычислительной технике и может найти применение в информационно-измерительных преобразовател х. с
Известно устройство дл  возведени  в степень, основанное на использовании элементов с нелинейными характеристиками 1.
Однако это устройство обладает Q узким диапазоном работы.
Наиболее близким техническим решр .чием к изобретению  вл етс  устройство .дл  возведени  в степень, содержащее генератор тактовых импульсов, . генератор экспоненциального напр жени , источники входного и опорного напр жений, блок запоминани , сумма-, тор, быстродействующее устройство средней точности дл  возведени  в степень, точное медленнодействующее устройство дл  воаведени  в степень 2.
Недостатком этого устройства  вл етс  зависимость быстродействи  от 25 времени переходного процесса в точном медленнодействующем устройстве. Это особенно про вл етс  при нарушении услови  настройки, когда окончательна  обработка скачкообразного Q
изменени  входного сигнала происходит с участием медленнодействующего точного устройства.
Цель изобретени  - повышение быстродействи  работы устройства.
Эта цель достигаетс  тем, что в устройство дл  возведени  в степень, содержащее источник опорного сигнала блок управлени , первый блок возведени  в степень, первый сумматор, выход которого  вл етс  выходом устройства , второй блок возведени  в степень , вход которого соединен с выходом источника входного сигнала, до , полнительно введены первый блок выборки и хранени , элемент сравнени , второй блок выборки и хранени , трехпозиционный ключ, первый, второй и третий интеграторы, второй сумматор,, первый блок с переменным коэффициентом , второй блок с переменным коэффициентом передачи, причем вход первого блока выборки и хранени  соединен с выходом источника входного сигнала , выход первого блока выборки и хранени  подключен к выходу первого блока возведени  в степень и к первому входу блока управлени , первый вход элемента сравнени  подключен
к выходу первого блока возведени в степень, вход второго блока выборки и хранени  соединен с выходом устройства, а выход подключен ко второму входу элемента сравнени , подвижный контакт трехпоэиционного ключа соединен с выходом элемента сравнени , первый, второй и третий неподвижные контакты соединены со входс1ми соответственно первого, второго и третьего интегратора , першлй -вход второго сумматора соединен с выходом первого интегратора , второй вход второго сумматора подключен к источнику опорного сигнала , первый вход блока с переменным коэффициентом соединен с выходом второго блока возведени  в степень, второй вход - с выходом второго сумматора , а выход подключен к первому входу первого сумматора, первый вход второго блока с нелинейным коэффициентом передачи соединен с выходом источника входного силнала, второй вход - с выходом второго интегратора , а выход подключен ко второму входу первого сумматора, третий вход которого подключен к выходу третьего интергатора, первый выход блока управлени  соединен с управл ющими входами первого и второго блоков выборки и хранени , второй выход блока управлени  соединен с управл ющим входом трехпоэиционного ключа.
На чертеже представлена структурна  схема устройства дл  возведени  в степень.
Устройство содержит источник 1 входного сигнала, первый блок 2 возведени  в степень, первый блок 3 с переменным коэффициентом, первый сумматор 4, блок 5 управлени , первый и второй блоки 6-7 выборки и хранени , второй блок 8 возведени  в степень , элемент 9 сравнени ,трехпозиционный ключ 10, первый, второй, третий интеграторы соответственно 11, 12, 13, второй сумматор 14,; источник 15 опорного сигнала, квадратор 16,второй блок 17 с пемеренным коэф фициентом передачи.
Первый блок возведени  в степень выполнен быстродействующим средней точности. Второй блок возведени  в степень  вл етс  медленнодействующим , но обеспечивает точность работы ,
Устройство работает следующим образом .
Входной сигнал с выхода источника входного.сигнала поступает на вход первого блока возведени  в степень, на выходе которого образуетс  сигнал средней точности, пропорциональный, степени входного сигнала. Выходной сигнал первого блока возведени  в степень через блок 3 с переменным коэффициентом поступает на вход первого сумматора 4, выход которотчэ  вл етс  выходом всего устройства. Сигналом с первого выхода блока
5управлени  пoдaвae ым одновременно на управл ющие входы первого 6 и
е второго 7 устройств выборки и хранени , производитс  одновременна  выборка входногои выходного сигналов, которые затем хран тс  в устройствах
6и 7.
дВыходной сигнал блока 6 выборки
и хранени   вл етс  входным сигналом второго блока возведени  в степень. После окончани  времени переходного процесса во втором блоке возведени  в степень на выходе последнего уста5 навливаетс  точное значение требуемого выходного сигнала, соответствующее значению входного сигнала в момент выборки. Этот .выходной сигнал поступает на один вход элемента 9
0 сравнени , на второй вход которого подан сигнал с выхода схемы выборки и хранени .
Выходной сигнал элемента 9 сравнени  поступает на вход трехпозицион5 ного ключа 10, переключаемого сигналами с выхода блока 5 управлени . Блок 5 управлени  работает таким образом , что на первом его выходе, соединенном с управл ющими входами
0 блоков 6-7 выборки и хранени  образуетс  периодическа  последовательность (с периодом Т) коротких импульсов, а на втором его выходе, соединенном с управл ющим входом трехпозиционно5 го ключа 10, образуютс  импульсы длительностью Т - TQ, отсто щие от начала импульсов выборки на врем  TQ, где TO - фиксированный интервал времени , по длительности больший, чем
Q врем  переходного процесса в ТМУ8.
В зависимости от величины сигнала на выходе блока 6 выборки и хранени  ключ 10 подключает на врем  Т - То один из интеграторов 11, 12, 13 к вы5 ходу элемента 9 сравнени .
Если максимальный по величине выходной сигнал блока 6 выборки и хранени  разбить на три уровн , то на первом снизу уровне сигнала оказываетс  подключенным интегратор 13, на втором - интегратор 11 и на последнем (третьем) - интегратор 12.
Выходной сигнал интегратора 11 поступает на один из входов второго
сумматора 14, на второй вход которого подаетс  сигнал с выхода источника 15 опорного сигнала. Таким образом, величина коэффициента передачи блока 3, определ ема  величиной управл ющего сигнала, оказываетс  отличной
0 от нул  при нулевом сигнале с выхода интегратора 11 и определ етс  в этом случае величиной сигнала источника 15.
В момент Т - т;, величина выходно5 го сигнала элемента 9 сравнени  окаэываетс  пропорциональной разности выходного сигнала устройства и точного значени  сигнала, получаемого на илходе второго блока возведени  в степень.
Этот разностный сигнал элемента 9 сравнени  через ключ 10 в зависимоети от величины выходного сигнала блока 6 поступает на вход какого-либо одного из трех интеграторов 11, 12, 13. При этом выходное напр жение интегратора 11 через сумматор 14 измен ет коэффициент передачи блока 3, выходное напр жение интегратора 12 измен ет коэффициент передачи второго блока 17 с переменным коэффициентом передачи, йлходное напр жение интегратора 13 в сумматоре 4 добавл етс  к сигналам, поступаюгоим на его другие входы, и в результате осуществл ет смещение выходного сигнала Выходные сигналы интеграторов, воздейству  на соответствующие блоки, стрем тс  свести- к нулю разностныйсигнал элемента 9 сравнени . Причем после того, как интегратор отключаетс  от выхода элемента 9, он переходит в режим пам ти и сохран ет неизменным свое выходное напр жение и тем самым посто нное значение соответствующих коэффициентов передачи блоков 3, 17 и смещени  в сЗлоке 4, Т.е. в устройстве осуществл етс  коррекци  трех составл ющих погрешностей - аддитивной, мультипликативной и нелинейной. После того, как в результате р да переключений ключа 10 эти составл ющие скорректированы, выходной сигнал с элемента 9 сравнени , поступающий на входы интеграторов , равен нулю и, следовательно,
выходные напр жени  интеграторов
хран ютс  неизменными. Это означает
что составл ющие погрешности блока 2 скорректированы и все устройство в целом работает как точное и быстродействующее . Причем точность его определ етс  в основном блоком 8, а быстродействие - блоком 2 и не зависит от времени переходного процесса в блоке 8.
Выходной сигнал источника 1 имеет широкий спектр, ограниченный некоторой частотой поэтому можно считать, что в среднем все интеграторы одинаково часто подключаютс  к выходу блока 9.
Но погрешность ,блока 2 может быть представлена р дом Тейлера. Ограничива сь только первыми трем  составл ющими р да, а именно посто ннойи (аддитивна  составл юща  погрешности ), пропорциональной гходному сигналу (мультипликативна  составл юща  погрешности), пропор иональной к квадрату входного сигма:а (основна  часть нелинейной составл ющей погреш
ности) можно в качестве блока 6 использовать квадратор.
Таким образом, все возможные составл ющие погрешности блока 2 полностью скомпенсированны и все устройство в целом работает как безынерционое и точное.
При изменении внешних условий измен тс  величины составл ющих погрешности . Но они в результате р да переключений ключа 10 будут вновь скомпенсированными.
Следовательно, при изменившихс  внешних услови х устройство оп ть будет работать как быстродействующее и точное. Изменение внешних условий происходит гораздо медленнее, чем врем  отработки составл ющих .погрешности , поэтому можно считать, что и в процессе изменени  внешних -условий устройство работает как точное и безынерционное.
Реальное йдстродействие предлагаемого устройства может быть в 100 и более раз выше, чем у известного.

Claims (1)

  1. Формула изобретени 
    Устройство дл  возведени  в степень , содержащее источник-опорного сигнала, блок управлени , первый блок возведени  в степень, первый сумматор , выход которого  вл етс  выходом устройства, второй блок возведени  в степень, вход которого соединен с выходом источника входного сигнала, отличающеес  тем, что, с целью повышени  йлстродействи , в устройство дополнительно введены первый блок выборки и хранени , элемент сравнени , второй блок выборки и хранени , трехпозиционный ключ, первый , второй и третий интеграторы, второй сумматор, первый блок с переменным коэффициентом, второй блок с переменным коэффициентом передачи, причем вход первого блока выборки и хранени  соединен с ылходом источника входного сигнала, выход перво р блока выборки и хранени  подключен к выходу первого блока возве дени  в степень и к первому входу блока управлени , первый вход элэмента сравнени  подключен к выходу первого блока возведени  в степе вход второго блока выборки и хранени  соединен с выходом устройства , а выход подключен ко второму входу элемента сравлени , подвижный контакт трехпозиционного ключа соединен с выходом элемента сравнени , первый, второй и третий неподвижные контакты соединены со входами соответственно первого, второго и третьего интергаторов,первый вход второго сумматора соединен с выходом первого интегратора, второй вход второго сумматора под1члючен к источнику опорного сигнала , первый вход блока с переменным коэффициентом соединен . с выходом второго блока возведени  в степень, второй вход - с выходом второго сумматора, а выход подключен к первому входу первого сумматора, первый вход второго блока с нелинейным коэффициентом передачи соединен с выходом источника входного сигнала , второй вход - свыходом второго интегратора, а выход подключен к ко второму входу первого сумматора, третий вход которого подключен к выходу/ третьего интегратора, первый
    выход блока управлени  соединен с управл ющими входами первого и второго блоков выборки и хранени , второй выход блока управлени  соединен с управл ющим входом трехпозиционного ключа.
    Источники информации, прин тые во внимание при экспертизе
    1, Бонч-Бруевич A.M. и др. Бесконтактные элементы самонастраивающихс  систем, М,, с.152-153, 1968,
    i. Авторское свидетельство СССР 575658, кл. G 06 G 7/20, 1975 (прототип).
SU782638764A 1978-07-07 1978-07-07 Устройство дл возведени в степень SU763916A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782638764A SU763916A1 (ru) 1978-07-07 1978-07-07 Устройство дл возведени в степень

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782638764A SU763916A1 (ru) 1978-07-07 1978-07-07 Устройство дл возведени в степень

Publications (1)

Publication Number Publication Date
SU763916A1 true SU763916A1 (ru) 1980-09-15

Family

ID=20774466

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782638764A SU763916A1 (ru) 1978-07-07 1978-07-07 Устройство дл возведени в степень

Country Status (1)

Country Link
SU (1) SU763916A1 (ru)

Similar Documents

Publication Publication Date Title
SU763916A1 (ru) Устройство дл возведени в степень
SU999134A1 (ru) Преобразователь кода
SU1425813A1 (ru) Цифроаналоговый фазовращатель
SU523446A2 (ru) Запоминающее устройство
SU1242991A1 (ru) Устройство дл перемножени электрических сигналов
SU611218A1 (ru) Дискретно-аналоговый интегратор
SU1037278A1 (ru) Устройство дл делени аналоговых сигналов
SU1104466A1 (ru) Устройство дл позиционного управлени
SU756398A1 (ru) Цифровой генератор функции / 1
SU817726A1 (ru) Устройство дл решени интеграль-НыХ уРАВНЕНий
SU1658178A1 (ru) Интерпол тор
SU1444705A1 (ru) Устройство компенсации нелинейности
SU758180A1 (ru) Множительное устройство 1
SU1417189A1 (ru) След щий аналого-цифровой преобразователь
SU978314A1 (ru) Цифровой синтезатор частот
SU1385232A1 (ru) Цифровой генератор качающейс частоты
SU733032A1 (ru) Аналоговое запоминающее устройство
SU769637A1 (ru) Аналоговое запоминающее устройство
SU738083A1 (ru) Электропривод с дискретным управлением
SU1621139A1 (ru) След щий аналого-цифровой преобразователь сигналов низкого уровн
SU1046704A1 (ru) Способ получени управл емого дискретного фазового сдвига
SU798692A1 (ru) Устройство дл управлени приводом
SU1196904A1 (ru) Врем -импульсное делительное устройство
SU691878A1 (ru) Цифровое интегрирующее устройство
SU1615675A1 (ru) Адаптивна система управлени