SU758180A1

SU758180A1 - Множительное устройство 1

Info

Publication number: SU758180A1
Application number: SU782616349A
Authority: SU
Inventors: Yurij Puchkov; Aleksandr M Kovalev
Original assignee: Smolensk Mo Energet Inst
Priority date: 1978-05-17
Filing date: 1978-05-17
Publication date: 1980-08-23

Description

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. <

Одно из известных устройств, предназначенных для перемножения электрических сигналов, содержит ключевые элементы, вычитающий блок и интегратор [13· Это устройство характеризуй ется низким быстродействием. ·

Из известных устройств аналогичного назначения наиболее близким к предложенному является множительное устройство, содержащее основной интегратор, вход которого соединен с выходом¹' источника входного напряжения, выход основного интегратора через зарядный ключевой элемент присоединен ко входу блока памяти, между входом и выходом основного интегратора подключен разрядный ключевой элемент, управляющий вход которого соединен с первым выходом блока управления, второй выход которого подключен к упра- 25 вляющему входу зарядного ключевого элемента, сумматор, выход которого присоединен к выходу устройства И первому входу резисторной сравнивающей вычитающей схемы, второй вход

2

который соединен с подвижным контактом переключателя, один неподвижный контакт которого подключен к шине нулевого потенциала, а другой неподвижный контакт соединен с выходом источника входного напряжения, вход блока управления и управляющий вход переключателя подключены к выходу источника входных импульсов [2^] .

В этом устройстве наличие мультипликативной (изменение величины коэффициентов передачи блоков) и нелинейной составляющих погрешности приводит к отработке изменения величины сомножителей в результате переходного процесса компенсационной части схемы,что уменьшает быстродействие устройства.

Целью изобретения является повышение быстродействия устройства.

Предложенное множительное устройство отличается от известного тем, что в него введены дополнительные интеграторы, блоки с регулируемым коэффициентом передачи, дискриминатор знака производной, нелинейный блок и коммутатор, управляющий вход коммутатора соединен с третьим выходом блока управления, подвижный контакт коммутатора присоединен к выходу ре3

758180

4

зисторной сравнивающе-вычитающей схемы, первый неподвижный контакт коммутатора через первый дополнительный интегратор подключен к управляющему входу первого блока с регулируемым коэффициентом передачи, выход которого соединен с первым входом сумматора, второй неподвижный контакт коммутатора через второй дополнительный^ интегратор подключен ко второму входу сумматора, третий неподвижный контакт коммутатора через третий дополнительный интегратор присоединен к управляющему входу второго блока с регулируемым коэффициентом передачи, выход которого соединен с третьим входом сумматора, выход которого через дискриминатор знака производной подключен к дополнительному входу блока управления, выход блока памяти присоединен ко входу первого блока с регулируемым коэффициентом передачи, выход сумматора через нелинейный блок соединен со входом второго блока с регулируе№1м коэффициентом передачи.

Функциональная схема предложенного множительного устройства изображена на чертеже.

Оно имеет источник 1 входных импульсов, блок управления 2, разрядный ключ 3, зарядный ключ 4, источник 5 входного напряжения, основной интегратор 6, блок памяти 7, сумматор 8, коммутатор 9,.резисторную сравнивающе-вычитающую схему 10, первый, второй’ и третий дополнительные интеграторы 11,12,13, переключатель 14, первый и второй блоки 15, 16 с-; регулируемым коэффициентом передачи, нелинейный блок 17, дискриминатор 18 знака производной, шину 19 нулевого потенциала и выход 20 устройства.

Устройство работает следующим образом.

Сигналы с выхода источника 1 входных импульсов поступают на вход блока управления 2. С выходов блока управления 2 поступают сигналы на управляющие входы разрядного 3 и зарядного 4 ключевых элементов. Выходное напряжение основного интегратора 6 пропорционально величине напряжения источника 5 входного напряжения и длительности импульсов источника 1 входных импульсов'. Это напряжение запоминается блоком памяти 7 и через первый блок 15 с регулируемым коэффициентом передачи и сумматор 8 поступает на выход 20 устройства.

Коммутатор 9 работает так, что к выходу резисторной сравнивающе-вычитающей схемы 10 поочередно подключаются первый, второй и третий дополнительные интеграторы 11,12 и 13. На выходах первого, второго и третьего интеграторов 11,12 и 13 формируются напряжения, поступающие на входы сумматора 8.' Выходное напряжение первого дополнительного интегратора 11

так изменяет коэффициент передачи первого блока с регулируемым коэффициентом передачи 15, что компенсируется мультипликативная составляющая погрешности,присутствующая в выходном напряжении устройства и обусловленная изменением коэффициентов передачи блоков основного канала преобразования входного напряжения. Выходное напряжение второго дополнительного интегратора 12 поступает на вход сумматора 8 и компенсирует аддитивную составляющую погрешности выходного напряжения устройства, которая обусловлена напряжением смещения основного ин-г тегратора 6. Выходное напряжение третьего дополнительного интегратора 13 изменяет коэффициент передачи второго блока 16 с регулируемым коэффициентом передачи/через который ко входу сумматора 8 подключается нелинейный блок 17. С помощью этой цепи корректируется нелинейность множительного устройства.

Совокупность названных коррекций позволяет скомпенсировать погрешности в выходном напряжении устройства и при изменении входных сигналов эта компенсация будет сохраняться.

При этом быстродействие устройства полностью определяется только бы-, стродействием основного канала преобразования входного сигнала, в который входят основной интегратор 6 и блок памяти 7.

Полярность напряжения на выходе дискриминатора 18 знака производной определяется знаком производной напряжения на выходе 20 устройства.При смене полярности выходного напряжения дискриминатора 18 знака производной на фиксированное время, например на период следования входных импульсов, производится подключение к выходу резисторной сравнивающе-вычитающей схемы 10 сначала первого дополнительного интегратора 11 (для коррекции мультипликативной составляющей погрешности), затем подключаются третий дополнительный интегратор 13 при положительном знаке производной (при этом осуществляется коррекция нелинейности) и второй дополнительный интегратор 12 при отрицательном знаке производной (осуществляется коррекция аддитивной составляющей погрешности).

Следовательно, при уменьшении величины выходного напряжения осуществляется коррекция аддитивной составляющей погрешности, при возрастании — коррекция нелинейной составляющей, а в промежутке между ними — коррекция мультипликативной составляющей .

Таким образом, предложенное устройство имеет высокую точность и быстродействие.

5

75Й18О

6

Claims

Формула изобретения

Множительное устройство, содержащее основной интегратор, вход которого соединен с выходом источника входного напряжения,выход основного интегратора через зарядный ключевой элемент присоединен ко входу блока памяти, между входом и выходом основного интегратора подключен разрядный ключевой элемент, управляющий вход которого соединен с первым выходом блока управления, второй выход которого подключен к управляющему входу зарядного ключевого элемента, сумматор, выход которого присоединен к выходу устройства и первому входу резисторной сравнивающе-вычитающей схеме, второй вход которой соединен С подвижным контактом переключателя, один неподвижный контакт которого подключен к шине пулевого потенциала; 20 а другой неподвижный контакт соединен с выходом источника входного напряжения, вход блока управления и управляющий вход переключателя подключены к' выходу источника входных импульсов, отличающееся тем, что, с целью повышения быстродействия, в него введены дополнительные интеграторы, блоки с регулируемым коэффициентом передачи, дискриминатор знака производной, нелинейный блок и коммутатор, управляющий вход коммутатора соединен с третьим

выходом блока управления, подвижный контакт коммутатора присоединен к выходу резисторной сравнивающе-вычитающей схемы, первый неподвижный контакт коммутатора через первый до5 полнительный интегратор подключен к управляющему входу первого блока с регулируемым коэффициентом передачи, выход которого соединен с первым входом сумматора, второй неподвижный до контакт коммутатора через второй дополнительный интегратор подключен ко второму входу сумматора, третий неподвижный контакт коммутатора через третий дополнительный интегратор при, соединен к управляющему входу второго ’³ блока с регулируемым коэффициентом передачи, выход которого соединен с третьим входом сумматора^ выход которо го через дискриминатор знака произвол ной подключен к дополнительному входу блока управления, выход блока памяти присоединен ко входу первого блока с регулируемым коэффициентом передачи, выход сумматора через нелинейный блок соединен со входом второго блока с 25 регулируемым коэффициентом передачи.