SU760030A1 - УСТРОЙСТВО ДЛЯ,„760030 (51)М. Кл.3 6 05 В 19/18 (53) УДК 62.529 (088.8) ПРОГРАММНОГО УПРАВЛЕНИЯ 1 - Google Patents

Description

Изобретение относится к области автоматического управления и предназначено для использования в системах числового программного управления металлорежущими станками. 5

Известно устройство для программного управления содержащее сумматор, два согласующих звена, два статических триггера, импульсно-фазовый преобразователь и фазовый индикатор. Ю

По основному авт.св. № 434381 известно устройство для программного управления,содержащее источник импульсов унитарного кода, соединенный 15 с двухкаскадным импульсно-фазовым : преобразователем, один вход которого подсоединен к фазовому датчику обратной связи, кинематически связанному с осью привода, а другой - к фаэово- 20 му индикатору, последовательно с которым включен привод, первый каскад двухкаскадного импульсно-фазового преобразователя содержит две схемы сложения с подключенными к их выхо- 25 дам делителями частоты импульсов, причем первые входы схем сложения соединены с соответствующими выходами источника импульсов унитарного кода, а вторые - с выходами двухкас- 30

2

кадного импульсно-фазового преобразователя, связанного с фазовым датчиком обратной связи.

Недостатком этого устройства является невысокая надежность.

Цель изобретения - повышение надежности устройства путем расширения диапазона рассогласования следящей системы.

Поставленная цель достигается тем, что в устройство по авт. св. № 434381 введены соединенные последовательно блок сравнения, реверсивный счетчик, цифроаналоговый преобразователь и сумматор, второй вход которого соединен с выходом фазового дискриминатора, а выход - с входом привода,первый и второй входы блока сравнения подсоединены соответственно к первому и второму входам фазового дискриминатора, а выходй к - вторым входам делителя частоты.

На фиг. 1 приведена структурная схема предлагаемого устройства для программного управления; на фиг.2 функциональная схема блока сравнения частот двух последовательностей импульсов; на фиг. 3 - временная диаграмма работы блока сравнения' частот двух последовательностей им

пульсов при положительном и отрицательном приращениях сдвига фаз.

Устройство для программного управления содержит источник 1 импульсов’ унитарного кода, схемы 2 сложения, делители 3 частоты, генератор 4 тактовых импульсов, блок 5 сложения-вычитания, делители 6 частоты, фазовый датчик 7 обратной связи, фазовый дискриминатор 8, привод 9,сумматор 10, блок 11 сравнения, реверсивный счетчик 12 и цифроаналоговый> преобразователь 13.

Блок 11 сравнения включает в себя расширители 14 и 15 импульсов, схемы 16-18 совпадения, схемы 19 и 20 объединения, триггер' 21 и формирователи 22 и 23.

Устройство для программного управления работает следующим образом.

Импульсы унитарного хода, поступающие с источника 1 на входы схем 2 сложения, преобразуются первым каскадом импульсно-фазового преобразователя в сдвиг фаз двух ’ποследοва. тельностей импульсов низкой частоты. Величина сдвига фаз при этом пропорциональна разности количества поло' ткитёльных и отрицательных импульсов, поступающих с источника 1 унитарного кода. С выходов делителя 3 частоты низкочастотные последовательности, сдвинутые по фазе друг относительно друга, поступают на входы блока б, 'являющиеся входами второго каскада импульсно-фазового преобразователя.

Второй каскад преобразователя преобразует сдвиг фаз двух низкочастотных последовательностей импульсов в сдвиг фаз двух высокочастотных последовательностей, служащих для запитки датчика 7 обратной связи и выделения фазовым дискриминатором 8 сигнала рассогласования следящего. . привода 9, который перемещает исполнительный орган и связанную с ним подвижную часть датчика 7 обратной связи. - ’ '

Импульсные последовательности,поступающие на входы дискриминатора 8 с выходов датчика 7 и поступают также на входы блока Некоторый формирует выходной сигнал при совпадении величины сдвига фаз указанных по' следовательностей с предельным значением диапазона углов рассогласования фазового дискриминатора. Формирование выходных импульсов блока 11 происходит следующим образом, Установленные на входах а и а¹ блока 11 расширители 14 и 15 увеличивают длительность поступающих на их входыимпуль-^! сов до величины, которая выбирается ......„_йэ условия частичного перекрывания

их выходных импульсов (см.фиг. 2, ,

и 3, точки б и б*) при приближении

сдвига Фаз последовательностей, поступающих на входы блока 11 и' дискри760030

4

минатора 8 к предельному значению диапазона фазового дискриминатора.

При этом выходной импульс схемы 16 совпадения устанавливает триггер 21 в "I^й.

После окончания действия этого им³ пульса образуется импульс на выходе схемы 17, ё'сли на вход "а"' блока 11 импульс первой последовательности г приходит раньше, чем на'вход "а" импульс второй последовательности, или на выходе схемы 18, если на входы "а" и "а*" импульсы последовательностей поступают в обратном порядке.Необходимая длительность выходных импульсов обеспечивается формировате15 лями 22 и 23.

Таким образом, при приближении величины сдвига фаз +дЧ или -ди? импульсных последовательностей с делителя 6 частоты и датчика 7 к предельно ному значению диапазона работы + сА или - (X Фазового дискриминатора 8 на одном из выходов "в" или "в блока 11 появляется импульс, который поступает на счетчик 12 и дополнительные 25 входы делителя 6 второго каскада импульсно-фазового преобразователя.При этом происходит изменение на единицу кода числа в счетчике 12 и сдвиг фазы выходного импульса делителя 6 на 30 величину, пропорциональную весу выходного импульса блока 11. Импульс с положительного выхода блока 11 производит отрицательный сдвиг фазы выходного импульса делителя 6 на угол 35 β > и увеличивает на единицу код числа в счетчике 12. Импульс с отрицательного выхода блока 11 производит отрицательный сдвиг фазы выходного импульса делителя 6 на угол Г& = 360 - р>, что соответствует поло40 жительному сдвигу фазы на угол + д и уменьшает на единицу код числа в ^г счетчике 12. Код числа счетчика 12 преобразуется цифроаналоговым преобразователем 13 в напряжение постоян45 ной величины, которое суммируется

сумматором 10 с выходным сигналом фазового дискриминатора 8. Дискриминатор 8 сравнивает последовательность, поступающую с датчика 7, с выходной 50 последовательностью делителя б частоты второго каскада импульсно-фазового преобразователя. При приближении сдвига фаз указанных последовательностей к предельному значению « диапазона работы фазового дискримина. тора происходит фазовый сдвиг последовательности импульсов с делителя 6 частоты и замена этого сдвига постоянной составляющей при помощи счетчика 12 и цифроаналогового преоб40 разователя 13, что эквивалентно расширению диапазона работы фазового дискриминатора 8. Выделенная постоянная составляющая суммы выходных сигналов фазового дискриминатора 8 и 65 дифроаналогового преобразователя

760030

ι,

13 пропорциональна величине рассогласования следящего привода в течение многих периодов. ⁴

Расширение диапазона рассогласования следящей системы позволяет увеличить допустимые скорости слежения < привода и в то же время уменьшает вероятность его опрокидывания и срыва слежения а это в свою очередь ведет к повышению общей надежности устройства.

Claims (1)

1. Формула изобретения

   Устройство для программного управчающееся тем, что, с целью повышения надежности устройства, в него введены последовательно соединенные блок сравнения, реверсивный счетчик, цифроаналоговый преобразователь и сумматор, второй вход которого соединен с выходом фазового дискриминатора, а выход - с входом привода, первый й второй входы блока сравнения подсоединены соответственно к первому и второму входам фазового дискриминатора, а выходы к вторым

   — а? 4-4?

   /

   —об

   ί

   9'

   ιΉ

   Е

   О

   I

   Фйг.З