SU752186A1 - Phase shifter - Google Patents

Phase shifter Download PDF

Info

Publication number
SU752186A1
SU752186A1 SU782570596A SU2570596A SU752186A1 SU 752186 A1 SU752186 A1 SU 752186A1 SU 782570596 A SU782570596 A SU 782570596A SU 2570596 A SU2570596 A SU 2570596A SU 752186 A1 SU752186 A1 SU 752186A1
Authority
SU
USSR - Soviet Union
Prior art keywords
phase shifter
input
change
output
sequence
Prior art date
Application number
SU782570596A
Other languages
Russian (ru)
Inventor
Владимир Александрович Исаев
Павел Валентинович Шарапов
Геннадий Вениаминович Семенихин
Original Assignee
Новгородский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новгородский Политехнический Институт filed Critical Новгородский Политехнический Институт
Priority to SU782570596A priority Critical patent/SU752186A1/en
Application granted granted Critical
Publication of SU752186A1 publication Critical patent/SU752186A1/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Тактовый сигнал (фиг. 2 а) с выхода опорного гевератора ) поступает на вход генератора 2 сдвинутых последовательностей импельсов с длительностью t и периодом Го {фиг. 2 б, в, г, д). Временнюй сдвиг каждой последовательности относительно предыдущей равен TQI Го// /„. где . Состо ние регистра 3 управл ющего сигнала определ ет, кака  из последовательностей пропускаетс  коммутатором 4. Временное положение управл ющей команды (фиг. 2 з) может быть любым и дл  с:огласовани  момента поступлени  команды к переходу сигнала на выходе коммутатора . используетс  блок 5 временнрй прив зки. Предположим, что на выходе коммутатора 4 имеетс  последовательность импульсов (фиг. 26). Делитель 6 частоты с коэффициентом делени  /Сд, 2 преобразует последовательность импульсов (фиг. 2 б) в меандр (фиг. 2е). Сигнал с выхода делител  6 частоты поступает на генератор 7 пилообразного напр жени , выполненный на операционном усилителе с реактивным элементом в цепи обратной св зи. Формируемый генератором пилообразного напр жени  сигнал (фиг. 2 и) поступает на первый вход компаратора 8, переключающего уровень выходного сигнала «1 или «О в момент сравнени  пилообразного и опорного напр жений. Опорное напр жение поступает на второй вход компаратрра 8 и формируетс  цифроаналоговым преобразователем Я подключенным к реверсивному счетчику Л-О. Изменение состо ни  реверсивного счетчика W приводит к .изменению величины опорного напр жени , а следовательно, и фазы последовательности импульсов на выходе делител  // частоты. Делитель 11 частоты с коэффи циентом делени  Кц, 2 может быть подключен к инверсному (фиг. 2л) или к неинверсному (фиг. 2 к) выходам компаратора в зависимости от условий решаемой задачи. Число разр дов реверсивного счетчика 10 определ етс  необходимым дискретом изменени  фазы в пределах временного,интервала /и и равно п и д где А - необходимый дйскр ет изменени  фазы. При записи в реверсивный счетчик JO числа имлульсав (фиг. 2 ж), равного К, поступающих на вход Вх. 3, фаза выходной последовательности измен етс  н.а величину (t«/n) . К, где К О, I, 2 ..., п (фиг. 2л). Знак этого изменени  определ етс  сигналами , поступающими на вход Вх. 1. При обнулении или переполнении реверсивного счетчика 10 вырабатываетс  сигнал, измен ю1Ш|ИЙ через блок временной прив зки состо ние регистра 3 управл ющего сигнала.The clock signal (Fig. 2a) from the output of the reference generator) is fed to the input of the generator 2 of the shifted sequences of imples with a duration t and a period Go {Fig. 2 b, c, d, e). The time shift of each sequence relative to the previous one is equal to TQI Go // / „. where The state of the control signal register 3 determines which of the sequences is passed through by the switch 4. The temporary position of the control command (Fig. 2 h) can be any one of: with the agreement of the moment the command arrives to the signal transition at the switch output. block 5 is time bound. Suppose that at the output of switch 4 there is a sequence of pulses (Fig. 26). A frequency divider 6 with a division factor / Cd, 2 converts a sequence of pulses (Fig. 2 b) into a square wave (Fig. 2e). The output signal from the frequency divider 6 is fed to a sawtooth voltage generator 7, performed on an operational amplifier with a reactive element in the feedback circuit. The signal generated by the sawtooth generator (Fig. 2 and) is fed to the first input of the comparator 8, which switches the output signal level "1 or" O at the time of comparison of the sawtooth and reference voltages. The reference voltage is fed to the second input of the comparator 8 and is formed by a digital-to-analogue converter I connected to the reversible counter L-O. A change in the state of the reversible counter W leads to a change in the magnitude of the reference voltage and, consequently, the phase of the pulse train at the output of the divider / frequency. Frequency divider 11 with the division factor Kc, 2 can be connected to the inverse (Fig. 2n) or non-inverse (Fig. 2k) outputs of the comparator, depending on the conditions of the problem being solved. The number of bits of the reversible counter 10 is determined by the necessary discrete phase change within the time, interval / and and is equal to n and a where A is the required phase change. When writing to the reversible counter JO of the number of imulses (Fig. 2 g), equal to K, arriving at the input Bx. 3, the phase of the output sequence is changed to a value (t "/ n). K, where K O, I, 2 ..., p (Fig. 2n). The sign of this change is determined by the signals input to input B. 1. When the reversing counter 10 is zeroed or overflowed, a signal is produced, changing the value of the signal of the register 3 of the control signal through the time lock block.

что приводит к смене последовательности на выходе коммутатора 4. Изменение состо ни  регистра 3 управл ющего сигнала происходит также по сигналам (фиг. 2з),which leads to a change in the sequence at the output of the switch 4. The change in the state of the register 3 of the control signal also occurs according to the signals (Fig. 2h),

поступающим на вход Вх. 2. Сигналы, шосттупающие на Вх. 2, из,мен ют состо ниерегистра 3 независимо от числа импульсов, записанных в реверсивный счетчик 10. (В примере, приведенном на фиг. 2, использован реверсивный счетчик до модулю 3). Введение в схему фазовращател  генератора пилообразного напр жени , компаратора , цифроаналогового преобразовател , (реверсивного счетчнка и дщух делителей позвол ет существенно уменьщить дискрет изменени  фазы последовательности импульсов . Благодар  этому использование данного фазовращател  в качестве исполнительного устройства след щих систем ЧАП иentering the input Bx. 2. Signals that are shown on the input. 2, of, the status of register 3 is changed regardless of the number of pulses recorded in the reversible counter 10. (In the example shown in Fig. 2, a reversible counter up to module 3 is used). Introduction of the sawtooth voltage generator, comparator, digital-to-analog converter to the phase shifter circuit (reverse counter and splitter dividers allows to significantly reduce the discrete change in the phase sequence of the pulse sequence. Due to this, the use of this phase shifter as an actuator of the following PD systems and

ФАП, позвол ет повысить точность слежени , а при использовании фазовращател  в качестве генератора ЧМ колебаний улучшить характеристики формируемых сигналов .PLLs can improve tracking accuracy, and when using a phase shifter as a generator of FM oscillations, improve the characteristics of the generated signals.

Claims (1)

1. Расчет элементов импульсных и цифровых схем радиотехнических устройств. Под. ред. Ю. М. Казаринова. М., «Высша  школа, 1976, с. 337.1. The calculation of the elements of pulse and digital circuits of radio devices. Under. ed. Yu. M. Kazarinov. M., “Higher School, 1976, p. 337. НппппппппппппппJNpppppppppppppppp аbut ГГ-глYy-hl пP п п п n n n п п п ппппоpnp pppppo п п ппп п.p p ppp p. п п п пn n n n JO.JO. п .P . пP JO.JO. 11eleven i к п-i to p- Tz./Tz./
SU782570596A 1978-01-06 1978-01-06 Phase shifter SU752186A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782570596A SU752186A1 (en) 1978-01-06 1978-01-06 Phase shifter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782570596A SU752186A1 (en) 1978-01-06 1978-01-06 Phase shifter

Publications (1)

Publication Number Publication Date
SU752186A1 true SU752186A1 (en) 1980-07-30

Family

ID=20744891

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782570596A SU752186A1 (en) 1978-01-06 1978-01-06 Phase shifter

Country Status (1)

Country Link
SU (1) SU752186A1 (en)

Similar Documents

Publication Publication Date Title
US3548342A (en) Digitally controlled amplitude modulation circuit
SU1132805A3 (en) Digital-to-analog converter
SU752186A1 (en) Phase shifter
US4808998A (en) Distortion reduction circuit for a D/A converter
SU849239A1 (en) Device for inverse trigonometric conversion
SU993150A1 (en) Phase inverter
SU1620956A1 (en) Digital phase shifter
SU1390811A1 (en) Modulator of double phase-shift keying signals
SU1392628A1 (en) Phase telegraphy signal modulator
SU1478328A1 (en) Frequency synthesizer
RU2010414C1 (en) Digital synthesizer of sinusoidal signals
SU1406748A1 (en) Discrete phase-shifting device
RU1771068C (en) Digital frequency synthesizer with frequency modulation
SU1417189A1 (en) Follow-up a-d converter
SU1387180A1 (en) Shaper of linearly changing voltage
SU1525880A1 (en) Device for shaping signals
SU1410279A2 (en) Number-to-time converter
SU809537A1 (en) Digital phase modulator
SU1239831A1 (en) Converter of one-phase sine signal to pulses
SU1730719A1 (en) Digital frequency synthesizer
SU746581A1 (en) Function generator
SU1732417A1 (en) Multiphase former of signals
SU1370786A1 (en) Slave oscillator
JPS6314522A (en) Phase synchronizing circuit
SU1569813A1 (en) Device for synchronizing channel of digit information input from magnetic carrier