SU746735A1 - Buffer storage - Google Patents
Buffer storage Download PDFInfo
- Publication number
- SU746735A1 SU746735A1 SU772560411A SU2560411A SU746735A1 SU 746735 A1 SU746735 A1 SU 746735A1 SU 772560411 A SU772560411 A SU 772560411A SU 2560411 A SU2560411 A SU 2560411A SU 746735 A1 SU746735 A1 SU 746735A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- buffer storage
- register
- input
- inputs
- output
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (54) BUFFER STORAGE DEVICE
1one
Изобретение относитс к вычислительной технике, в частности, к буферным устройствам в аппаратуре обмена дискретной информацией , может быть использовано при разработке высокоскоростных буферов в цифровых устройствах.The invention relates to computing, in particular, to buffer devices in the equipment for the exchange of discrete information, can be used in the development of high-speed buffers in digital devices.
Известно регистровое запоминающее устройство , содержащее последовательное запоминающее устройство на сдвиговых регистрах , состо 1Дих из р да чеек, кажда из которых служит дл хранени одного бита и маркерной метки 1.A register memory device containing a serial memory device on shift registers is known, consisting of 1 of a number of cells, each of which is used to store one bit and a marker 1.
Недостатком устройства вл ютс большие затраты оборудовани .The disadvantage of the device is the high cost of equipment.
Наиболее близким к предложеиному вл етс запоминающее устройство, содержащее входной регистр, группы основных регистров и, выходной регистр и чейки управлени записью, группы элементов И, схему управлени , формирователь готовности 2.Closest to the proposition, there is a storage device containing an input register, groups of main registers and, an output register and recording control cells, groups of elements AND, a control circuit, a readiness generator 2.
Недостатками устройства вл ютс больщие затраты оборудовани и наличие паузы между запросом на выдачу информации и началом этой выдачи, снижающее быстродействие .The drawbacks of the device are the high costs of equipment and the presence of a pause between the request for the release of information and the beginning of this issue, which reduces the speed.
Цель изобретени - повышение н,адежности и быстродействи устройства.The purpose of the invention is to increase the reliability and speed of the device.
Это достигаетс тем, что в устройство введены формирователь синхронизации, регистр адреса, блок опроса регистра адресаThis is achieved by the fact that the synchronization driver, the address register, the address register polling unit are entered into the device.
5 и коммутатор, каждый из выходов которого соединеи с соответствующими выходными щинамй устройства, каждый из входов соответствующего числа соединен с выходом соответствующего разр да соответствующего регистра сдвига. Каждый из входов управлени Коммутатора соединен с соответствующим выходом блока опроса регистра адреса, каждый из входов которого соединен с первым входом формировател импульсов готовности и выходом соответствующего раз ., р да регистра адреса, вход записи которого .соединен с каждым из входов записи устройства и первым входом формировател импульсов синхронизации, второй и третий входы которого соединены соответственно со входом синхронизации и входом опроса5 and a switch, each of the outputs of which is connected to the corresponding output devices of the device, each of the inputs of the corresponding number is connected to the output of the corresponding bit of the corresponding shift register. Each of the control inputs of the Switch is connected to the corresponding output of the polling register of the address register, each of the inputs of which is connected to the first input of the ready pulse generator and the output of the corresponding times. A row of the address register whose recording input is connected to each of the recording inputs of the device and the first input synchronization pulse generator, the second and third inputs of which are connected respectively to the synchronization input and the polling input
20 устройства.20 devices.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772560411A SU746735A1 (en) | 1977-12-26 | 1977-12-26 | Buffer storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772560411A SU746735A1 (en) | 1977-12-26 | 1977-12-26 | Buffer storage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU746735A1 true SU746735A1 (en) | 1980-07-07 |
Family
ID=20740397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772560411A SU746735A1 (en) | 1977-12-26 | 1977-12-26 | Buffer storage |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU746735A1 (en) |
-
1977
- 1977-12-26 SU SU772560411A patent/SU746735A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS57150190A (en) | Monolithic storage device | |
| SU746735A1 (en) | Buffer storage | |
| SU583424A1 (en) | Interface | |
| SU739645A1 (en) | Buffer memory | |
| SU842956A1 (en) | Storage device | |
| SU487422A2 (en) | Buffer storage device | |
| SU830377A1 (en) | Device for determining maximum number code | |
| SU560228A1 (en) | Device for transferring information from main memory to input / output channels | |
| SU1280639A1 (en) | Device for loading data | |
| SU974411A1 (en) | Buffer memory | |
| SU1405090A1 (en) | Buffer memory | |
| SU1509992A1 (en) | Device for digital magnetic recording | |
| FR2304146A1 (en) | Bit transfer unit for digital transmission system - wih memory and write and read control circuits | |
| JP2667702B2 (en) | Pointer reset method | |
| SU769621A1 (en) | Buffer storage | |
| SU1049971A2 (en) | External memory for storage | |
| SU985827A1 (en) | Buffer memory device | |
| JPS5888889A (en) | Electronic computer | |
| SU752488A1 (en) | Pulse distributor for multi-cycle shift register-based storage | |
| SU798778A1 (en) | Interface | |
| SU771726A1 (en) | Storage | |
| SU898506A1 (en) | Storage device | |
| SU999110A1 (en) | Device for reading-out information from associative storage | |
| SU1295451A1 (en) | Buffer storage | |
| SU966685A2 (en) | Interface |