Claims (2)
Поставленна цель достигаетс тей, что запоминающее устройство содержит счетчики адресов по числу слов в накотштеле , формирователи импульсов переполненш . элемент,НЕ и дополнительный накопитель , тфи этом первые входы счетчиков адресов соединены с управл ющей шиной, а вторые - с а/ч есными шинами, « вьгходы - со входами соответствующих формирователей гоиттульсов переполнени , вьтходы которых соединены (J соответству о .щими входами регистра и со входами эле- 389 ментов И соответствующих групп, другой вход регистра соединен с выходом элемен та И, первый вход которого соединен с выходом регистра, а второй вход - с вы ходом эп&леата НЕ, вход которого соединен с управл юшей шиной, соединенной с одним из входов накопител , другой вход которого соединен с шиной записи и со входом дополнительного накопител , выход которого соединен с соответствующими первыми вхоавмк блока перезаписи, вгорой вход которого соединен с выходом элемента И. На чертеже предсгавлека функциональна схема предлагаемого усгройства, Усгройсгво содержит накопитель на сдвиговых регистрах t, блок перезаписи И, дополнительный накопитель 3, шины затшеи 4, элемент НЕ 5, эп&лёнт И 6, регистр 7, утфавл ющую шину 8, груп .пы элементов И 9, счетчики адресов ДО адресные шины 11, выходной регистр 12 шины начальной установки 13, выходы наконител 14, формировател импульеов переполненн 15. Слова информации в накопителе I хра н тс в сжатой форме так, что каждое .очередное сжатое i -е сЛово отличаегс от а слова значением одного разр да и располагаютс в виде ленной последовательности. Так, например , в последовательности 0000,101000 llOltllnpH об1е ий&НИИ в ней по четыре разр да со сдвигом: вправо на одни разр д с озсватом в об шее кольцо будут расположены числа: 0,1,2,5ДО,4,9,3,6,13,г 1,7,15,14,12,8 Формирование уплотненной последовательности производитс с помс нью вычислительной машины по специальной тфограмме . Адресом слова вл етс его номер в записи последовательности. Устройство работает следук дим образом . При записи информации в усгройство по щннам записи 4 уплотв@Кна последовательность кодом заноситс в дополнительный накопитель 3 и накопитель 1. При считьгоании слов ИЕв{)ормацш1 после поступлени адресов считьюаемых слов по адресным шинам II в счетчики адресов 10 по каждому тактовому импульсу , постуП1аюшему на управл ющей шине 8 на первые счетные входы счетчиков Ю при этом счетчики адресов Ю ведут счет тактовых импульсов. Одновременно по каждому тактовому импульсу производитс сдвиг хран щейс в накопи4 теле I последовательности на один разр д вправо. В моменты времени, когда коды считываемых слов содержимого накопител I наход тс в разр дах регисг- Р имеющих выходные шины 14, в роответствии с заданными адресами слов происходит обнуление счетчиков адресов Ю, при этом формирователи импульсов переполнени 15 формируют сигналы переполнени счетчиков адресов Ю, которые поступают на входы регистра 7 и устанавливают в 1 соответствуюшие его разр ды . Одновременно эти сигналы поступают на управл ющие входы групп элементов И 9 и разрешают выборку слов из накопител 1 и занесение их в выходной регистр 12, предварительно установленный в нулевое состо ние. Когда все разр ды регистра 7 установлены в единичное со- сто ние, что вл етс признаком того, что все слова в соответствии с заданными адрасами считаны, по сигналу логической единицы с выхода элемента НЕ 5 формируетс сигнал логической единицы на выходе элемента И 6, которым обеспечива- етс перезапись информации из дополнительного накопител 3 через блок перезаписи информации 2 в накопитель I и установка в нулевое состо ние регистра 7, при этом устройство переходит в исходное состо ние, после чего возможно очередное обращение к пам ти по заданным адресам. К моменту: очередного обращени к пам ти, считанные ранее группы слов информации из выходного регистра 12, а выходной регистр 12 устанавливаетс в исходное состо ние сигналом начальной установки, поданным на шину 13. Введение в устройство дополнительного накопител 3 позвол ет уменьшить период обращени к пам ти, так как после выборки последнего слова из группы слов по заданным адресам, возможно очередное обращение к пам ти, не ожида восстановлени исходного состо ни содержимого накопител I. Технический эффект от использовани щ)едлагаемого устройства заключаетс в повышении информационной емкости и на дежиости устройства за счет уменьшени числа элементов пам ти при хранении в нем одного и того же объема информации. Количество элементов пам ти (ni) предложено устройство и известного соответственно определ ютс выражени ми m S N. ty) в N h , где N - емкость пам ти; И - число разр дов в слове. Так, например, при емкости пам ти N -s 256 восьмиразр дных слов количество элементов пам ти в предложенном устройстве равно 256, а дл известного требуетс 2О48, Количество элементов пам ти в устройстве при указанных исходных данных уменьшаетс в 8 рез, а в ойцем случае в А раз. При передаче слов информации в устройство последовательным кодом из шины данных канала св зи и 30ПИСИ их в.устройство может быть увеличена пропускна способность канала в Й- раз. , Формула изобретени Запоминающее устройство, содержащее накопитель на сдвиговых регистрах, выхо ды которого соединены со входами элементов И соответствующих групп, элемент И, регистр, блок перезаписи информации , выходы которого соединены с соответствующими входами накопител , адресные ишны, шины управлени и записи отличающеес тем, что, с целью повышени бьгстродейсген устройства , оно содержит счетчики адресов по числу слов в накопителе, формирователи импульсов переполнени , элемент НЕ и дополнительный накопитель, при этом первые входы счетчиков адресов соединены с управл ющей шиной, а вторые - с адресными шинами, а выходы - со входами соогвотсгвук дих формироватепЫ импульсов переполнени , выходы которых соединены с соответствуклдими входами регистра и со входами элементов И соответствующих групп, другой вход регистра соединен с выходом элемента И, первый вход которого соединен с выходом регистра, а второй вход - с выходом элемента НЕ, вход которого соединен с управл ющей шиной, соединенной с одним из входов накопител , другой вход которого соединен с щиной записи и со входму дополнительного накопител , выход кото-. рого соединен с соответствующими первьг;ми входами блока перезаписи информац й, второй вход которого соединен с выходом зл0 1ента И. Источники информации, шган гые во внимание при экспертизе 1.Авторское свидетельство СССР № 526О23, кл. G 11 С 21/ОО, 1976. The goal is achieved by stating that the storage device contains address counters by the number of words in the pin, the pulse formers are overflowing. an element, NOT and an additional accumulator, the first inputs of the address counters are connected to the control bus, and the second ones are connected to the automatic buses, “inputs - to the inputs of the corresponding overflow drivers,” which inputs are connected (J corresponding register inputs and with the inputs of elements 389 AND of the corresponding groups, another input of the register is connected to the output of the element I, the first input of which is connected to the output of the register, and the second input to the output of the amplifier amp; the input of which is connected to the control bus connected from one named from the drive inputs, the other input of which is connected to the write bus and to the input of an additional storage drive, the output of which is connected to the corresponding first block of the rewriting unit, the input of which is connected to the output of element I. In the drawing, the functional diagram of the proposed device, the drive contains shift memory registers t, rewriting block AND, additional drive 3, busses 4, HE element 5, EP & AND 6, register 7, output bus 8, group I and 9, address counters TO address buses 1 1, the output register 12 of the bus of the initial installation 13, the outputs of the nozzle 14, the pulse former are full 15. The information words in the drive I are stored in a compressed form so that each successive compressed i is not different from one word by the value of one bit and arranged in a folded sequence. So, for example, in the sequence 0000,101000 llOltllnpH total volume & nII in it four digits each with a shift: to the right by one digit with a fixation in the common ring will be located the numbers: 0,1,2,5DO, 4,9, 3,6,13, g 1,7,15,14,12,8 The formation of a condensed sequence is carried out with the help of a computer according to a special diagram. The address of the word is its sequence number. The device works in a dim way. When writing information to the device, the recording code 4 is compressed @ Ka, the sequence is entered in the additional drive 3 and drive 1. When you count words, I have {) ormatsh1 after receiving addresses of counted words on address buses II to address counters 10 on each clock pulse sent to control bus 8 to the first counting inputs of the meters Yu, while the address counters Yu count the clock pulses. At the same time, for each clock pulse, the sequence I stored in the accumulator is shifted one sequence to the right. At the times when the readout words of the contents of accumulator I are in the register regs with output buses 14, address counters Yu are reset to the specified address of the words, and the overflow pulse generators 15 generate overflow signals of the address counters Yu, which enter the inputs of register 7 and set to 1 its corresponding bits. At the same time, these signals are sent to the control inputs of groups of elements And 9 and allow the selection of words from accumulator 1 and entering them into the output register 12, previously set to the zero state. When all bits of register 7 are set to one, which is a sign that all words have been read in accordance with the specified addresses, the signal of the logical unit from the output of the element HE 5 generates a signal of the logical unit at the output of the element 6, which the information from the additional storage device 3 is rewritten through the information rewriting unit 2 to the storage device I and the register 7 is set to the zero state, the device goes to the initial state, after which the next memory access is possible specify the addresses. By the time of the next access to the memory, the previously read information word groups from the output register 12, and the output register 12 is reset to the initial setting signal fed to the bus 13. Introduction to the device of the additional storage device 3 reduces the period of access to the memory ti, since after selecting the last word from the group of words at specified addresses, it is possible to access the memory again, do not expect the initial state of the contents of accumulator I to be restored. Technical effect from using u) Guy device is to increase the information capacity and dezhiosti device by reducing the number of memory elements when stored therein the same amount of information. The number of memory elements (ni) proposed by the device and known, respectively, are determined by the expressions m S N. ty) in N h, where N is the memory capacity; And - the number of bits in the word. Thus, for example, with the N -s 256 memory capacity of eight-bit words, the number of memory elements in the proposed device is 256, and for the known, 2O48 is required. The number of memory elements in the device with specified input data decreases by 8 cuts, and in case of A times. When transmitting the information words to the device by a serial code from the data bus of the communication channel and 30PISI, their v. Device can increase the capacity of the channel by 10 times. The invention includes a storage device containing a shift register drive, the outputs of which are connected to the inputs of the elements AND of the respective groups, the element AND, the register, the information rewriting unit, the outputs of which are connected to the corresponding inputs of the storage device, address chips, control and recording buses, that, in order to increase the device's bias, it contains address counters for the number of words in the drive, the overflow pulse formers, the element NOT and the additional drive, while The second inputs of the address counters are connected to the control bus, and the second - to the address buses, and the outputs - to the inputs of the co-ordinate circuit to generate overflow pulses, the outputs of which are connected to the corresponding register inputs and the corresponding group inputs, the other register input is connected to the element output And, the first input of which is connected to the output of the register, and the second input - to the output of the element NOT, the input of which is connected to the control bus connected to one of the inputs of the storage device, the other input of which is connected to the thickness and Apis vhodmu with additional accumulator, yield koto-. It is connected with the corresponding primary inputs of the information rewriting unit, the second input of which is connected with the output of PLN0I I. Sources of information, taken into account during the examination 1. USSR author's certificate No. 526О23, cl. G 11 C 21 / OO, 1976.
2.Авторское свидетельство СССР № 428454, кл. 6 II С 19/ОО, 1974 (прототип).2. USSR author's certificate number 428454, cl. 6 II С 19 / ОО, 1974 (prototype).