(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ АРГУМЕНТА Изобретение относитс к области вычислительной техники и может быть использовано в счетногрешающих, моделирующих устройствах, устройствах спектрального анализа. Изобретение вл етс усовершенствованием известного устройства 1. В основном изобретении по авт. ев. № 469126 описано устройство дл определени аргумента вектора, обеспечивающее определение аргумента век тора в цифровой форме по его пр моугольньп составл ющим, представленньл в виде соответствующих кодовьк эквивалентов N.C и N у, в полном диапа зоне его изменени от О до 2ir. Это устройство содержит генератор гармонического сигнала, подк.люченный к входу фазосдвигающего элемента, два цифровых управл емых резистора, выходы которых подсоединены к одному входу фазометра, а выход генератора гармонического сигнала подк.пючен к другому входу фазометра, два фазоинвертбра и два ключа, причем цифровые управл емые резисторы подключены к выходам соотве1:ств;ун чих ключей, входы которьсс через соответствуквдие фазоинверторы и непосредственно соедиВЕКТОРА нены: первый - с выходом генератора гармонического сигнала, второй - с выходом фазосдвигающего элемента, а управл ющие входы ключей.св заны с шинами знаков пр моугольных координат вектора. Существенным недостатком устройства по авт. св. № 469126 вл етс то, что точность вычислени аргумента вектора значительно зависит от диапазона изменений кодовых эквивалент тов N и Ny. Результирующее выходное напр жение с управл егФос резисто&ов, работаклцих друг на друга, подаваемое на вход фазометра, равно Ug Up sin (out + Ч ) , где амплитуда векU N тора; fsarctg - arctg -rr - фаза аргумента 5 вектора. Динамический диапазон изменени амплитуды вектора Up (напр жени на входе фазометра) при использовании к-разр дных управл емых резисторов, определ етс как отношение максимально возможной амплитуды, равной f2(2 -1), и миниально возможной ги плитуде, равной 1, и равен ( 1). . Все известные типы фазометров, ко торые могут быть использованы в устройстве , состо т из непосредственно фазометра и усилител -ограничител в вном или не вном виде, назначение которого - произвести нормировку амплитуды входного сигнала дл устра нени зависимости значени выходного сигнала фазометра от амплитуды. Однако полностью устранить зависимость значени входного сигнала фа зометра от амплитуды входного сигнала с помощью усилителей-ограничителей не представл етс .возможным, так как В реальных усилител х изменение амплитуды сопровождаетс фазовым сдвигом. Изменение фазы колебани на выходе усилител -ограйичител йри измене нии амплитуды колебани на входе на 40 дб даже при использовании усилителей-ограничителей с автоматической компенсацией фазового сдвига составл ет не менее (3-5) . Поэтому реали ЭЪВать точность вычислени аргумента вектора выше (3-5) с помощью извест ного устройства по авт. св. № 469126 йе представл етс возможным. Целью дополнительного изобретени :ПШл 1ета Пой-й1Йёйй:ё ГС)чйос;ти в широком диапазоне изменени модул вектора . Поставленна цель достигаетс тем что в устройство дл определени аргумента вектора по авт. ев. № 469126 введены элемент ИЛИ-НЕ, формировател импульсов сдвига и два регистра, раз дНыё входы каждого из которых под IjiWebf K шинам зайани кОДа соответ ствующей ортогональной составл ющей вектора, а выходы соединены с входами соответствующего цифрового управл ембгО резистора, причем выходы старшего разр да регистров поДключе ГНы К сббтветствующим вхбдам элемента ИЛИ-НЕ, выход которого через фор---йй1рОВателЁ импульсов сдвига.св зан с -управл Ю1ЦИМИ входами регистров. На Чертеже представлена структурна схема устройства. Устройство содержит генератор 1 гармонического сигнала, фазосдвигающий элемент 2, два идентичных цифровых управл емых резистора 3 и 4, содержащие каждый двухпозиционные элек ронные переключатели 5 и коммутируемые ими декодирующие сетки резисторов 6 и 7, два двухпозиционных ключа 8 и 9, фазометр 10, два фазоинвер тора 11 и параллельных регистра 12 и 122, элемент ИЛЙ-ЙЁ 13, формирователь 14 импульсов сдвига. Устройство работает следующим образом . , Генератор 1 гармсэнического сигнала вырабатывает напр жение U UrnSinujjt с посто нной частотой и амплитудой, фазосдвигающий элемент 2 произво дит сдвиг выходного напр жени генератора 1 по фазе на 90 без изменени его амплитуды. Ключ 8 обеспечивает подключение входа управл емого резистора 3 непосредственно или через фазоинвертор к выходу генератора 1. Аналогично ключ 9 коммутирует вход управл емого резистора -4 к выходам фазосдвигающего элемента 2. Ключами 8 и 9 управл ют сигналы знаковых разр дов ЗНу. Сигналы параллельных кодов Nj, пр моугольных составл ющих х и у вектора подаютс на входы регистров 12 и 12,. С выходов старших разр дов регистров 12 и 12 сигналы поступают на входы элемента ИЛИ-НЕ 13. При наличии логических нулей в старших разр дах регистров 12 и 12j на выходе элементаИЛИ-НЕ 13 формируетс логическа единица, пО которой формирователь 14 выдает команду на одновременный сдвиг кодов N И Ny в регистрах 12 и 12, на один разр д, что равносильно умножению кодовых эквивалентов N и Ny на 2. Если и после сдвига в старшем разр де регистров 12 и 12,, присутствуют логические нули, то формирователь 14 выдает команду на следующий сдвиг на один разр ди так до тех пор, пока в старшем разр де хот бы одного из регистров не по витс единица, в результате происшедших п сдвигов на выходе регистров формируютс из кодовых эквивалентов М.и Ny выходные кодовые эквиваленты , , которые управл ют переключател ми 5 управл емых резисторов. Один вывод резистора 7 декодирующей сетки резисторов подключен в каждом разр де к узлу сетки, а второй вывод подключаетс переключателем 5 либо к выходу ключа 8 (или 9), либо к шине нулевого потенциала, в зависимости от значени кода в данном разр де. При подаче на входы устройства кодовых сигналов ЗНу ключи 8 и 9 устанавливаютс в соответствующее состо ние. Так, если исходные числа X и у положительны (ЗН 1, ЗНу- 1) , то ключи 8 и 9 устанавливаютс в положение, при котором на цифровые управл емые резисторы 3 и 4 поданы сигналы непосредственно с выхода генератора 1 и фазосдвигающего элемента 2. Сигналы напр жени на выходах управл емых резисторов 3 и 4 при холостом ходе равны Uy 2 N cosWot. и 2 N sinLO(,t, Примененные в схемеустройства цифровые управл емые резисторы 3 и 4 имеют посто нные выходные сопротивлени , и при соединении их выходов,т.е. при работе их друг на друга, резуль-тирующее выходное напр жение равно и Uc,sin(tjut +tf ) ,(54) DEVICE FOR DETERMINING ARGUMENT The invention relates to the field of computer technology and can be used in counting, modeling, spectral analysis devices. The invention is an improvement of the known device 1. In the basic invention according to the author. ev No. 469126 describes a device for determining a vector argument, which provides for determining a vector argument in numerical form by its rectangle, presented in the form of the corresponding code equivalents of N.C and Ny, in the full range of its variation from 0 to 2ir. This device contains a harmonic signal generator, connected to the phase-shifting element input, two digital controlled resistors whose outputs are connected to one phase meter input, and a harmonic signal generator output connected to another phase meter input, two phase inverters and two keys, and digital Controlled resistors are connected to the outputs of the corresponding switches, the inputs of which through the phase inverters and the direct connection of the inverter are not: the first is connected to the output of the harmonic signal generator, Torah - a yield of a phase shifting element, and the control inputs are associated with characters klyuchey.sv tires rectangular coordinate vector. A significant drawback of the device auth. St. No. 469,126 is that the accuracy of the vector argument significantly depends on the range of code equivalents N and Ny. The resulting output voltage from the control of its resistors & s, working on each other, supplied to the input of the phase meter, is Ug Up sin (out + H), where the amplitude is 1 U of the torus; fsarctg - arctg -rr - phase of argument 5 of the vector. The dynamic range of variation of the amplitude of the vector Up (voltage at the phase meter input) when using k-bit controlled resistors is defined as the ratio of the maximum possible amplitude equal to f2 (2 -1) and the minimum possible amplitude equal to 1 and ( one). . All known types of phase meters, which can be used in the device, consist of the phase meter itself and the limiting amplifier in an explicit or implicit form, the purpose of which is to normalize the amplitude of the input signal to eliminate the amplitude dependence of the output signal of the phase meter. However, completely eliminating the dependence of the input signal of the phase meter on the amplitude of the input signal with the help of limiter amplifiers does not seem possible, since in real amplifiers the change in amplitude is accompanied by a phase shift. Changing the phase of the oscillation at the output of the amplifier and changing the amplitude of the oscillation at the input by 40 dB, even when using amplifiers with automatic compensation of the phase shift, is at least (3-5). Therefore, implement the ENVAT accuracy of vector argument calculation above (3-5) using a known device according to ed. St. No. 469126 is not possible. The purpose of the additional invention is: SEMPa 1Antai yo yoi: yo S), in a wide range of modulus of the vector. The goal is achieved by the fact that in the device for determining the argument of the vector by aut. ev Item 469126 introduced the element OR-NOT, a shift pulse driver, and two registers, once the inputs of each of which are under IjiWebf K borrowing buses of the code of the corresponding orthogonal vector component, and the outputs are connected to the inputs of the corresponding digital control resistor, and the outputs of the older bit registers by the state of the element OR-NOT, the output of which through the form of --- impulse pulses. is connected with the control of the inputs of the registers. The drawing shows a block diagram of the device. The device contains a harmonic signal generator 1, a phase-shifting element 2, two identical digital controlled resistors 3 and 4, each containing two-way electronic switches 5 and the decoding grids of resistors 6 and 7 switched by them, two two-position switches 8 and 9, a phase meter 10, two phase inverters torus 11 and parallel register 12 and 122, the element ILY-EE 13, shaper 14 pulse shift. The device works as follows. The generator of a garmsnetic signal produces a voltage U UrnSinujjt with a constant frequency and amplitude, the phase-shifting element 2 shifts the output voltage of the generator 1 in phase by 90 without changing its amplitude. The key 8 provides the connection of the input of the controlled resistor 3 directly or through a phase inverter to the output of the generator 1. Similarly, the key 9 switches the input of the controlled resistor -4 to the outputs of the phase-shifting element 2. The keys 8 and 9 control the signals of the significant SND. The signals of the parallel codes Nj, the rectangular components x and y of the vector are fed to the inputs of registers 12 and 12 ,. From the outputs of the higher bits of the registers 12 and 12, the signals are fed to the inputs of the element OR NOT 13. If there are logical zeros in the high bits of registers 12 and 12j, the logical unit is formed at the output of the element OR OR NOT 13, the driver of which generates a command for simultaneous shift codes N and Ny in registers 12 and 12, for one bit, which is equivalent to multiplying the code equivalents of N and Ny by 2. If after a shift in the high order of registers 12 and 12, there are logical zeros, then the driver 14 issues a command to the next shift by one bit p, while in later discharge of at least one of the registers not Vits unit, resulting in shifts occurred n equivalents of the code output registers are formed MI Ny output code equivalents, which control the switches 5 actuated resistors. One pin of the resistor 7 of the decoding resistor grid is connected in each discharge to the grid node, and the second pin is connected by switch 5 either to the output of the key 8 (or 9) or to the zero potential bus, depending on the code value in this bit. When the RL code signals are input to the device inputs, the keys 8 and 9 are set to the corresponding state. So, if the initial numbers X and y are positive (1N, 3N- 1), then the keys 8 and 9 are set to the position where the digital controlled resistors 3 and 4 are fed directly from the output of the generator 1 and the phase shifter 2. Signals The voltages at the outputs of controlled resistors 3 and 4 at idle are Uy 2 N cosWot. and 2 N sinLO (, t) The digital controlled resistors 3 and 4 used in the device circuit have constant output resistances, and when their outputs are connected, i.e. when they are operated on each other, the resulting output voltage is also Uc , sin (tjut + tf),