SU744611A1 - Стохастический сумматор - Google Patents

Стохастический сумматор Download PDF

Info

Publication number
SU744611A1
SU744611A1 SU782676076A SU2676076A SU744611A1 SU 744611 A1 SU744611 A1 SU 744611A1 SU 782676076 A SU782676076 A SU 782676076A SU 2676076 A SU2676076 A SU 2676076A SU 744611 A1 SU744611 A1 SU 744611A1
Authority
SU
USSR - Soviet Union
Prior art keywords
stochastic
adder
output
inverter
input
Prior art date
Application number
SU782676076A
Other languages
English (en)
Inventor
Валентин Васильевич Яковлев
Рюрик Федорович Федоров
Геннадий Владимирович Добрис
Александр Васильевич Яковлев
Original Assignee
Ленинградский Ордена Ленина Институт Инженеров Железнодорожного Транспорта Им. Академика В.Н. Образцова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Институт Инженеров Железнодорожного Транспорта Им. Академика В.Н. Образцова filed Critical Ленинградский Ордена Ленина Институт Инженеров Железнодорожного Транспорта Им. Академика В.Н. Образцова
Priority to SU782676076A priority Critical patent/SU744611A1/ru
Application granted granted Critical
Publication of SU744611A1 publication Critical patent/SU744611A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

(54) СТОХАСТИЧЕСКИЙ СУММАТОР
1
Изобретение относитс  к области вычислительной техники и предназначаетс  дл  выполнени  операции суммировани  чисел А и В (С ) в стохастических вычислительных ма-, шинах.
Известны стохастические сумматоры , которые содержат преобразователи число-веро тность, двоичные счетчики, логические элементы И, ИЛИ, НЕ, источники двоичных случайных последовательностей ср(1) i- (р (1)веро тность по влени  единичного сим вола в случайной последовательности). Общим недостатком этих схем  вл етс  15 низка  точность вычислений, что вызвано использованием в них принципа веро тностного округлени  чисел
А и В .
Наиболее близак по техническому решению к изобретению стохастический сумматор 4, содержащий последовательно соединенные инвертор и источник двоичной случайной последователь-25 ности с р (1)
Математическое ожидание случайной последовательности z на выходе схемы прототипа равно
А±е.
.C
Z
Недостатком устройства-прототипа  вл етс  низка  точность вычислений.
Цель изобретени  - повышение точности .
Поставленна  цель достигаетс  тем, что стохастический сумматор, содержащий источник двоичной случайной последовательности , соединенный со входом инвертора, дополнительно содержит первый и второй блоки ключей и блок . сложени , выходы которого  вл ютс  выходами сумматора, входы первого и второго блоков кличей служат входами сумматора дл  слагаемых чисел, а выходы соединены оо вxoдcUvIИ блока сложени , управл ющие входы первого и второго блоков ключей св заны соответственно с выходом и входом инвертора .
20
Блок-схема сумматорапредставлена на чертеже.
Она содержит источник 1 двоичной случайной последовательности с р (1) 4 , инвертор 2, блоки ключей 3, 4, блок 5 сложени .
Выход источника 1 двоичной случайной последовательности с р (1) соединен с входом инвертора 2. Управл ющие входы первого 3 и второго 4 блок «лючей подключены к выходу
30
и входу инвертора 2 соответственно, а разр дные входы соединены с разр ными шинами чисел Айв соответствено . Выходы первого 3 и второго 4 блков ключей соединены с входами блока 5 сложени .
Блок 5 сложени  состоит из t двувходовыхэлементов ИЛИ { - разр дность двоичных чисел А иВ ) . Поэтом при поступлении на вход инвертора сигнала логический О на выход блока сложени  передаетс  число А , а при поступлении сигнала логическа Ч - соответственно число В . Так как р (0) р(1) V, то математическое ожидание случайной числовой последовательности X на выходе стохастического сумматора равно
.
т.е. в схеме прототипа и в предлагаемом устройстве выполн етс  одна и та же арифметическа  операци .
Однако точностные характеристики существенно различаютс . Дисперси  случайной величины Z прототипа
v()(-i-)Дисперси  случайной величины X, образуемой на выходе предложенного с ./мматора,
«-2 5 -(т)-() 2
Видно, что всегда . Из выражений (1) и (2) коэффициент к, характеризующий улучшение точности работы предлагаемого устройства,
Dz (д- вХг-д-в
-OK (к-в)2Например , если 0,6, ,4,
,то К 25 и т.д. Причем, чемближе
друг к другу значени  Ли fe,тем
больший достигаемый выигрыш в точности выполнени  операции суммировани .
Таким образом, технико-экономичес кий эффект за вл емого устройстйа заключаетс  в существенном уменьшении статической погрешности при. выполнении операции сложени  чисел.

Claims (4)

1. Федоров Р, В., Яковлев В.В., Добрис Г.В. Стохастические преобразователи информации. Л., Машиностроение , 1978, с.15.
2..Гладкий B.C. Веро тностные вычислительные модели. М., Наука, 1973, с.104.
3.Авторское свидетельство СССР 61.3322, кл. G 06 F 15/36, 1978.
4.Гейне Б. Стохастическа  вычислительна  машина.-Электроника , 1967, № 14 (прототип).
SU782676076A 1978-10-20 1978-10-20 Стохастический сумматор SU744611A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782676076A SU744611A1 (ru) 1978-10-20 1978-10-20 Стохастический сумматор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782676076A SU744611A1 (ru) 1978-10-20 1978-10-20 Стохастический сумматор

Publications (1)

Publication Number Publication Date
SU744611A1 true SU744611A1 (ru) 1980-06-30

Family

ID=20790134

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782676076A SU744611A1 (ru) 1978-10-20 1978-10-20 Стохастический сумматор

Country Status (1)

Country Link
SU (1) SU744611A1 (ru)

Similar Documents

Publication Publication Date Title
US3210529A (en) Digital adder and comparator circuits employing ternary logic flements
SU744611A1 (ru) Стохастический сумматор
US3925649A (en) Electronic computer for the static recognition of the divisibility, and the division of, numbers divisible by three, six and nine
RU2805939C1 (ru) Устройство для конвейерного суммирования чисел по произвольному модулю
SU1003074A1 (ru) Устройство дл параллельного алгебраического сложени в знакоразр дной системе счислени
SU482739A1 (ru) Накапливающий сумматор
SU926654A1 (ru) Устройство дл логарифмировани массивов двоичных чисел
SU446058A1 (ru) Устройство дл ускоренного делени
SU746505A2 (ru) Устройство дл возведени двоичных чисел в третью степень
SU560229A1 (ru) Устройство дл вычислени элементарных функций
EP0442220A2 (en) Decoder
SU744566A1 (ru) Комбинационный сумматор
SU857982A1 (ru) Устройство дл извлечени квадратного корн
SU771675A1 (ru) Цифро-веро тностное устройство дл делени чисел
SU549808A1 (ru) Устройство дл делени
SU822174A1 (ru) Преобразователь пр мого двоично- дЕС ТичНОгО КОдА B дОпОлНиТЕльНыйдВОичНО-дЕС ТичНый КОд
SU748409A1 (ru) Устройство дл умножени двоично- дес тичных чисел
SU951293A1 (ru) Счетное устройство
SU813415A1 (ru) Устройство дл суммировани и вы-чиТАНи дВОичНО-дЕС ТичНыХ КОдОВ
SU613322A1 (ru) Веро тностный сумматор
SU1236501A1 (ru) Веро тностное множительное устройство
SU612246A1 (ru) Устройство дл делени
SU754415A1 (ru) Устройство для деления двоичных чисел 1
SU1005039A1 (ru) Устройство дл умножени
SU726527A1 (ru) Устройство дл сравнени чисел