SU744482A1 - Device for monitoring multichannel synchronisation systems - Google Patents
Device for monitoring multichannel synchronisation systems Download PDFInfo
- Publication number
- SU744482A1 SU744482A1 SU782592450A SU2592450A SU744482A1 SU 744482 A1 SU744482 A1 SU 744482A1 SU 782592450 A SU782592450 A SU 782592450A SU 2592450 A SU2592450 A SU 2592450A SU 744482 A1 SU744482 A1 SU 744482A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- synchronization
- output
- outputs
- channel
- inputs
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МНОГОКАНАЛЬНЫХ СИСТЕМ СИНХРОНИЗАЦИИ(54) DEVICE FOR THE CONTROL OF MULTI-CHANNEL SYNCHRONIZATION SYSTEMS
. ;: .1,. ;: .one,
Изобретение относитс к вычислительной и измерительной технике и может быть Использовано дл контрол исправности мн)гоканальных программируемых систем синхронизации , дл которых важное значение имеют временные соотношени формируемых импульсов синхронизации, а также погрешность задани программируемых параметров.The invention relates to computing and measurement technology and can be used to monitor the health of many channel-wide programmable synchronization systems, for which the time ratios of the generated synchronization pulses, as well as the error in setting the programmable parameters, are important.
Известно устройство дл контрол систем синхронизации, содержащее схему сравнени кодов, входы которой соединеиы с выходами триггеров, а выход вл етс контрольным выходом устройства (.A device for controlling synchronization systems is known, which contains a code comparison circuit whose inputs are connected to the trigger outputs and the output is the control output of the device (.
Недостатком устройства вл етс недостаточное быстродействие.The disadvantage of the device is insufficient performance.
Наиболее близким техническим решением к предлагаемому изобретению вл етс устройство дл контрол систем синхронизации , содержаш ее блок сравнени , входы которого соединены с выходами триггеров, а выход вл етс контрольным выходом устройства , элементы И, элемент ИЛИ, управл ющие триггеры, входы которых вл ютс входами установки режимов контрол устройства , а пр мой и инверсный выходы первого управл ющего триггера соединены соответственно с первыми входами первого и второго элементов И, выходы первого и второго элементов И подключены .ко входам элемента ИЛИ, выход которого соединен с входами сннхрониЗацййи триггеров, информационные входы которых соединены с выходами каналов контролируемой системы синхронизации, а выходы вл ютс выходами устройства (2J.The closest technical solution to the present invention is a device for controlling synchronization systems, containing its comparison unit, whose inputs are connected to the trigger outputs, and the output is the control output of the device, the AND elements, the OR element, the control triggers whose inputs are setting the control modes of the device, and the direct and inverse outputs of the first control trigger are connected respectively to the first inputs of the first and second elements AND, the outputs of the first and second elements AND according to Keys .ko input OR gate whose output is connected to inputs snnhroniZatsyyi triggers, data inputs of which are connected to the outputs of channels controlled by the synchronization system, and the outputs are the outputs of the device (2J.
Известное устройство проводит контрольThe known device conducts monitoring.
временных соотношений Импульсов синхроtoTime Ratio of Pulses Synchro
:низаиии на выходах системы синхронизации.: downstream synchronization system outputs.
Недостаток устройства заключаетс в невозможности измерени абсолютного значени программируемых параметров снстемы синхронизации. Кроме тога, в случае отказа в обоих каналах контролируемой системы The drawback of the device lies in the impossibility of measuring the absolute value of the programmable parameters of the synchronization system. In addition, in case of failure in both channels of the controlled system
15 синхронизации, выбранных за опорные, контроль вообще невозможно произвести.15 synchronization, selected for the reference, the control can not be made at all.
Цель изобретени - расширение функциональных возможностей.The purpose of the invention is to expand the functionality.
Поставленна цель достигаетс том, что The goal is achieved by the fact that
20 в устройство, содержащее датчик контролируемой информации, выходы которого подключены ко входам первых триггеров, соединенных выходами с информационным выХОДОМ устройства и входами блока сравнени , выход которого подключен к первому входу блока регистрации, первый и второй элементы И, второй и третий триггеры, входы которых вл ютс входами установки режимов контрол , а пр мой и инверсный выходы третьего триггера соединены соответственно с первыми входами третьего и четвертого элементов И, выходы которых подключены ко входам первого элемента ИЛИ, соединенного выходом со входами синхронизации первых триггеров введены задающий регистр, элемент ИДИ-ИЕ, второй элемент ИЛИ, измеритель периода, логический блок и элемент задержки, входом соединенный со входом измерител периода, выходы которого подключены ко вторым входам блока регистрации, и выходом первого элемента ИЛИ, выход элемента задержки подключен к первому входу второго элемента ИЛИ, второй вход которого вл етс входом начального пуска устройства, а выход соединен со входом первого элемента И, ко второму входу которого подключен пр мой выход второго триггера, инверсным выходом соединенного со входом второго эле мента И, вторым входом подключенного ко входу внешнего запуска устройства, выходы первого и второго элементов И соединены со входами элеме та ИЛИ--НЕ, выход которого вл етс задающим выходом устройства , выходы датчика контролируемой информации подключены к информационным входам логического блока, входы управлени которого подключены к выходам задающего регистра, а пр мой и инверсный выходы соединены соответственно со вторыми входами третьего и четвертого элементов И. На фиг. 1 изображена блок-схема устройства , а на фиг. 2-5 - временные диаграммы его работы. Устройство содержит блок 1 сравнени , блок 2 регистрации, первый 3, второй 4, третий 5 и четвертый 6 элементы И, первый элемент 7 ИЛИ, второй 8 и третий 9 триггеры , входы 10 установки режимов контрол , первые триггеры П, выходы 12 устройства , задающий регистр 13, элемент 14 ИЛИ НЕ, второй элемент {5 ИЛИ, измеритель 16 периода, логический блок 7, элемент 18 задержки, датчик 19 контролируемой информации, вход 20.начального пуска устройства, вход 2 внешнего запуска устройства , входы 22 начального пуска устройства , задающий выход 23 устройства. На фиг. 2 изображены импульсные сигналы 24, поступающие на вход 21 внешнего запуска устройства, выходные сигналы 25 каналов I, 2, 4,..., m контролируемой система синхронизации, положени фронта .импульса 26 в опорном канале в момент времени ii, ta,...ttt, соответствующие контрольным тестам I, 2Г..., п, коды 27, считываемые с триггеров 11 8 соответствуюишх контрольных тестах. На фиг. 3-5 изображены импульсные сигналы 28, поступающие на вход 20 начального пуска, выходные сигналы 29 на задающем выходе 23 устройства, выходные сигналы .30 контролируемого канала сигнала 25, коды 27. Устройство может работать в следующих режимах: 1 режим - контроль временного положени фронта импульсов синхронизации; И режим - контроль временного положени среза импульсов синхронизации; П1 режим - контроль временных соотнощений импульсов синхронизации, запрограммированных в каналах контролируемой системы синхронизации, при различных значени х параметров сигналов в любом из каналов; iV режим - контроль точностных характеристик задани параметров контролируемой системы синхронизации; V режим - контроль точностных характеристик задани параметров контролируемой системы синхронизации при одновременном контроле временных соотнощений импульсов синхронизации, запрограммированных в каналах контролируемой систе.мы синхронизации . В первом режиме триггер 8 устанавливаетс в состо ние логической «1 на пр мом выходе. Если контролируема система синхронизации работает во внутреннем режиме запуска, то состо ние, в котором находитс триггер 9, не имеет значени , если контролируема система синхронизации работает во внешнем режиме запуска, то триггер 9 должен быть приведен в состо ние логического «О на пр мом выходе. В этом случае запуск системы синхронизации осуществл етс импульсными сигналами, поступающими на вход 21. Информаци о номере канала, выбираемого в качестве опорного, заноситс в регистр 13. .8 качестве опорного может быть выбран любой канал системы синхронизации .. Информаци , поступающа с выходов регистра 13 на входы управлени блока 17, определ ет, какой из сигналов, поступающих На информационные входы блока 17, проходит на его пр мой и инверсный выходы . Наиболее удобным вл етс управление, при котором двоичный код, заносимой в регистр 13, соответствует номеру канала системы синхронизации, с выхода которого сигнал при данном состо нии регистра 13 проходит через блок 17. При выбранном номере опорного канала сигналы с выхода этого канала, пройд через блок 17 и элемент 5 И, поступают на входы синхронизации триггеров 11, на информационные входы которых подаютс сигналы с выходов датчика 19. Контроль производитс путем программировани во всех каналах системы синхронизации одинаковых значений задержки импульсов синхронизации. В канале системы синхронизации, выбранном за опорный, гфограммируютс поочередно два значени задержки импульса синхронизации, соответствующих первому и второму контрольному тесту. Первое значение задержки импульса программируетс таким, что фронт импульса синхронизации опережает временное положение фронтов импульсов синхронизации в остальных каналах системы синхронизации , при. этом при условии, что на выходе всех каналов системы синхронизации выдаютс импульсы положительной пол рности , в триггеры II записываетс нулева информаци , за исключением триггера, соответствующего каналу, выбранному за опорный . В этот триггер записываетс единична информаци , так как при любом значении задержки импульса синхронизации в опорном канале на входе синхронизации триггера II, соответствующего опорному каналу , фронт импульсного сигнала, производ щего запись информации, поступает с задержкой на блоке 17 и элемента 5 И и 7 ИЛИ по отношению к фронту импульсного сигнала на его информационном входе. Второе значение задержки импульса сидхрокизации программируетс таким, что фронт импульса синхронизации в опорном канале запаздывает по отнощению к фронтам импульсов синхронизации в остальных каналах. В этом случае во все триггеры 11 записываетс единична информаци . В каждом из тестов код с триггеров I1 поступает на блок 1, где сравниваетс с ожидаемым кодом. Сигнал на выходе блока 1 по вл етс , если .эти коды не равны. Анализ кодов с триггеров 11 может быть произведен с использованием ЭВМ, дл чего эти коды через выходы 12 устройства считываютс в ЭВМ. Работа устройства во втором режиме аналогична работе в режиме I. Отличие заключаетс в том, что в этом режиме контролируетс положение срезов импульсов синхронизации в каналах контролируемой системы синхронизации,: а информаци о состо нии выходов каналов снимаетс .в моменты времени , определ емые положением среза импульса синхронизации в опорном канале. В третьем режим1е контролируетс функционирование системы синхронизации при различных значени х задержки и длительности импульсов синхронизации, запрограммированных в каналах. Контроль произволдитс при помощи п тестов, в каждом из которых контролируетс взаимное временное , соответствие, состо ний выходов каналов системы синхронизации в моменты вреt , определ емые положением мени 11, фронта или среза импульса синхро.низации в опорном канале. Количество контрольных тестов п определ етс по конкретной временной диаграмме функционировани системы синхронизации (фиг. 2). В каждом из контрольных тестой информаци о состо нии выходов к налои системы синхронизации в данный конкретный момент времени записываетс в триггеры II, каждый из которых соответствует определенному выходу системы синхроиилацни. С триггеров 11 информаци поступает в блок I, где сравниваетс с заранее вычисленным кодом, соответствующим правильному функционированию системы синхронизации, или считываетс через выходы 12 устринстиа в вычислительную машину. Разр д кода 27, соответствук)П1нй опорному каналу, отмечен (). С триггера 11, соответствующего опорному каналу,всегда считываетс логическа «I, если запись информации в триггеры 11 производитс в моменты времени, соответ ствующие положению фронта им ульса синхронизации в канале, выбранном за опорный . Триггер 8 в этом случае находитс в состо нии логической «Г. Если триггер 8 находитс в соосто нин логического «О, то с тригтера 11, соответствующего опорному каналу, всегда считываетс логический «О. В четвертом режиме работы производитс контроль точностных характеристик задани параметров контролируемой системы синхронизации . Контроль погрешности задани задержки и длительности импульсов синхронизации производитс следующим образом. Триггер 9 приводитс в состо ние логической «1 по выходу, в регистр 13 заноситс информаци о номере канала контролируемой системы синхронизации, в котором производитс измерение точностных характеристик В этом режиме запуск контролируемой системы синхронизации осуществл етс с выхода канала, в котором производитс измерение ТОЧНО.СТНЫХ характеристик, так как при выбранном номере контролируемого канала импульсы синхронизации с выхода этого канала, пройд через блок 17, элемент 5 И или элемент 6 И (в зависимости от состо ни триггера 8), элемент 7 И.ПИ, а также ч:ерез элемент 18 задержки и элементы 15 ИЛИ, 3 И и 14 ИЛИ-НН. поступают Fia задающий выход 23 устройства (на вход внешнего запуска контролируемой системы). Задержка распространени сигнала через эти элементы равна ft. Если на выходе контролируемого канала ыдаютс импульсы положительной пол рости , с задающего выхода 23 устройстна поступает импульс отрицательной пол риоти . и положительный перепад импульсного игнала (этот перепад импульсного сиги,ч;|,1 а временных ди;пр;шм х фиг. 35 отмс ей точкой) произволит запуск кпнтролнру мой системы сиихрпнн:пцин. Контролируема система синхронизации работает в режиме автогенерации,) Начальное возбуждение системы син ронизации осуществл етс подачей короткого импульсного сигнала 28 положительной пол рности на вход 20. Период следовани импульсов синхронизации в контролируемом кана. этом случае определ етс суммарной величиной собственных задержек распространени сигналов в вышеуказанных элементах, через которые сигнал с выхода контролируемого канала поступает на задающий выход 23 устройства TO, а также значением задержка гз и длительности тгц импульса синхронизации , запрограммированным в контролируемом канале. Контроль погрешнбсти задани задсржки импульсов синхронизации производитс при помощи двух тестов (фиг. 3). Длительность импульса синхронизации в обоих тестах программируетс одинаковой. В первом тесте в контролируемом канале программируетс нулевое значение задержки импульса синхронизации, а затем подаетс импульс начального пуска, возбуждающий автогенерацию. Элемент 18 задержки, наход щийс в последовательной цепи передачи сигнала, определ ет максимальную частоту следовани импульсов синхронизации в первом тесте . Значение задержки подбираетс таким, что частота автогенерации в первом тесте не превосходит максимальной частоты запуска , на которую рассчитаиа контролируема система синхронизации. Период следовани импульсов синхронизации замер етс измерителем 16 периода. Допустим, измеренное значение этого периода равно Т. Код, соответствующий этому периоду, поступает на блок 2 регистрации или считываетс в ЭВМ дл дальнейщих вычислений. Во втором тесте программируетс значение задержки импульсов синхронизации в контролируемом канале, рапное требуемому, при котором производитс оценка погрешности задани параметра, и производитс повто{5ное измерение периода автогенерации . Допустим, этот период равен TI. Код, соответствующий этому периоду, поступает на блок 2 регистрации или считываетс в ЭВМ. Измеренное значение программируемого параметра в этом случае равно г и Тг-То,(1) где т - измеренное значение задержки импульсов синхронизации, значение периода автогенерации , считываемое с измерител периода 16 во втором тесте, Тд - значение периода автогенерации , считываемое о измерител периода 16 в первом тесте.20 into the device containing the controlled information sensor, the outputs of which are connected to the inputs of the first triggers connected by the outputs to the information output of the device and the inputs of the comparison unit whose output is connected to the first input of the registration unit, the first and second elements AND, the second and third triggers whose inputs are the inputs of the control mode setting, and the direct and inverse outputs of the third trigger are connected respectively to the first inputs of the third and fourth And elements, the outputs of which are connected to the inputs of the first OR, connected by the output to the synchronization inputs of the first triggers, a master register, an IDN-IE element, a second OR element, a period meter, a logic unit and a delay element, input connected to the period meter input, whose outputs are connected to the second inputs of the registration unit, and the output of the first element OR, the output of the delay element is connected to the first input of the second element OR, the second input of which is the device’s initial start-up input and the output connected to the input of the first AND element, to the second the input of which is connected to the direct output of the second trigger, the inverse output connected to the input of the second element AND, the second input connected to the external start input of the device, the outputs of the first and second elements AND are connected to the inputs of the element OR - NOT, the output of which is the master output devices, the outputs of the controlled information sensor are connected to the information inputs of the logic unit, the control inputs of which are connected to the outputs of the master register, and the direct and inverse outputs are connected respectively to bubbled inputs of the third and fourth members I. FIG. 1 shows a block diagram of the device, and FIG. 2-5 - time diagrams of his work. The device contains a block 1 comparison, block 2 registration, the first 3, second 4, third 5 and fourth 6 elements And the first element 7 OR, the second 8 and third 9 triggers, inputs 10 installation control modes, the first triggers P, the outputs 12 of the device, master register 13, element 14 OR NOT, second element {5 OR, period meter 16, logic unit 7, delay element 18, sensor of monitored information 19, device 20 start-up input, device external start-up input 2, initial start-up inputs 22 that sets the device output 23. FIG. 2 shows the pulse signals 24, which are fed to the input 21 of the external triggering of the device, the output signals of 25 channels I, 2, 4, ..., m controlled by the synchronization system, the position of the front pulse 26 in the reference channel at time ii, ta, .ttt, corresponding to the control tests I, 2G, ..., n, codes 27, read from the triggers 11 8 corresponding to the control tests. FIG. 3-5 depict pulse signals 28 arriving at the initial start input 20, output signals 29 at the device master output 23, output signals of the monitored channel of the signal 25, codes 27. The device can operate in the following modes: 1 mode - control of the time position of the front synchronization pulses; And mode - control of the temporal position of the cutoff of synchronization pulses; P1 mode - control of the time ratios of synchronization pulses programmed in the channels of the monitored synchronization system, with different values of the signal parameters in any of the channels; iV mode - control of the accuracy characteristics of setting the parameters of the controlled synchronization system; V mode - control of the accuracy characteristics of setting the parameters of the monitored synchronization system while simultaneously monitoring the temporal ratios of the synchronization pulses programmed in the channels of the monitored synchronization system. In the first mode, the trigger 8 is set to the state of logical 1 at the direct output. If the controlled synchronization system operates in the internal startup mode, then the state in which the trigger 9 is located does not matter; if the controlled synchronization system operates in the external trigger mode, then the trigger 9 must be brought to the logical state "O at direct output . In this case, the synchronization system is triggered by pulsed signals arriving at input 21. Information about the channel number that is selected as the reference one is entered into register 13. .8 As a reference, any channel of the synchronization system can be selected. Information coming from the register outputs 13 to the control inputs of block 17, determines which of the signals to the information inputs of block 17 passes to its direct and inverse outputs. The most convenient is the control in which the binary code entered in register 13 corresponds to the channel number of the synchronization system, from which the signal at this state of register 13 passes through block 17. With the number of the reference channel selected, the signals from the output of this channel go through block 17 and element 5 AND, are fed to the synchronization inputs of the flip-flops 11, the informational inputs of which are fed from the outputs of the sensor 19. The monitoring is performed by programming in all channels of the synchronization system the same value Delay sync pulses. In the channel of the synchronization system selected for the reference, two alternating values of the delay of the synchronization pulse corresponding to the first and second control tests are alternately plotted. The first pulse delay value is programmed such that the front of the synchronization pulse is ahead of the time position of the edges of the synchronization pulses in the other channels of the synchronization system, for. this, provided that at the output of all the channels of the synchronization system pulses of positive polarity are emitted, zero information is recorded in the trigger II, except for the trigger corresponding to the channel chosen as the reference. Single information is recorded in this trigger, since at any value of the delay of the synchronization pulse in the reference channel at the synchronization input of trigger II corresponding to the reference channel, the front of the pulse signal producing the information recording arrives with a delay at block 17 and element 5 AND 7 and OR in relation to the front of the pulse signal at its information input. The second value of the delay of the sidrocating pulse is programmed such that the front of the synchronization pulse in the reference channel is delayed relative to the edges of the synchronization pulses in the other channels. In this case, single information is recorded in all triggers 11. In each of the tests, the code from I1 triggers goes to block 1, where it is compared with the expected code. A signal at the output of block 1 appears if these codes are not equal. The analysis of the codes from the flip-flops 11 can be performed using a computer, for which purpose these codes are read out in the computer through the outputs 12 of the device. The operation of the device in the second mode is similar to the operation in mode I. The difference is that in this mode the position of the slices of the synchronization pulses in the channels of the monitored synchronization system is monitored: and the status of the outputs of the channels is removed. At the instants determined by the position of the cutoff of the pulse synchronization in the reference channel. In the third mode, the operation of the synchronization system is monitored at different values of the delay and duration of the synchronization pulses programmed in the channels. The control is carried out with the help of n tests, in each of which the mutual temporal correspondence is controlled, to the states of the outputs of the synchronization system channels at times, determined by the position of menus 11, the front or the cut of the sync sync pulse in the reference channel. The number of control tests is determined by the specific timing diagram of the operation of the synchronization system (Fig. 2). In each of the control tests, information on the status of the outputs to the overlays of the synchronization system at a given specific point in time is recorded in triggers II, each of which corresponds to a specific output of the synchronization system. From the flip-flops 11, the information enters the block I, where it is compared with a pre-calculated code corresponding to the correct functioning of the synchronization system, or is read through the outputs 12 of the device into the computer. Code code 27, corresponding to) P1ny reference channel, is marked (). From the flip-flop 11, which corresponds to the reference channel, the logical "I" is always read, if information is written to the triggers 11 at the times corresponding to the position of the front of the synchronization pulse in the channel chosen as the reference. The trigger 8 in this case is in the state of logical "G. If trigger 8 is in the logical "O" state, then logical "O" is always read from the trigger 11 corresponding to the reference channel. In the fourth mode of operation, the accuracy characteristics of setting the parameters of the controlled synchronization system are monitored. The control of the error of setting the delay and the duration of the synchronization pulses is performed as follows. The trigger 9 is brought to the logical state "1 on output, the register 13 records information about the channel number of the monitored synchronization system in which the accuracy characteristics are measured. In this mode, the monitored synchronization system is started from the output of the channel in which the ACCURATE measurement is performed. characteristics, since with the selected number of the controlled channel, the synchronization pulses from the output of this channel, passed through block 17, element 5 And or element 6 And (depending on the state of the trigger 8), element 7 I.PI, as well as h: through the element 18 delay and elements 15 OR, 3 AND and 14 OR-NN. Fia sets the output 23 of the device (to the input of the external start of the controlled system). The signal propagation delay through these elements is ft. If at the output of the monitored channel pulses of positive polarity are given, a negative polarity impulse comes from the driver output 23 of the device. and a positive differential pulse (this differential pulse sig, h; |, 1 and temporal di; av; cm x. 35 with a dot) will launch the launch of the sihirpnn: ptsin system. The controlled synchronization system operates in the autogeneration mode,) The initial excitation of the synchronization system is carried out by applying a short pulse signal 28 of positive polarity to the input 20. The period of the synchronization pulses in the controlled channel. In this case, the total value of the intrinsic propagation delays of the signals in the above elements is determined, through which the signal from the output of the monitored channel enters the master output 23 of the TO device, as well as the value of the delay rh and the duration of the synchronization pulse programmed in the monitored channel. The control of the error of setting the timing of the synchronization pulses is performed using two tests (Fig. 3). The duration of the synchronization pulse in both tests is programmed the same. In the first test, the zero value of the synchronization pulse delay is programmed in the monitored channel, and then a start-up pulse is applied that excites auto-generation. The delay element 18, which is in the serial signal transmission chain, determines the maximum frequency of the synchronization pulses in the first test. The delay value is chosen such that the auto-generation frequency in the first test does not exceed the maximum trigger frequency for which the synchronization system is controlled. The tracking pulse period is measured by a period meter 16. Suppose the measured value of this period is T. The code corresponding to this period is fed to the registration unit 2 or is read into a computer for further calculations. In the second test, the value of the synchronization pulse delay in the controlled channel is programmed, the required delay, at which the parameter assignment error is estimated, and the autogeneration period is repeated {5 times). Suppose this period is equal to TI. The code corresponding to this period enters the registration unit 2 or is read into the computer. The measured value of the programmable parameter in this case is equal to r and Tg-To, (1) where t is the measured value of the synchronization pulse delay, the value of the autogeneration period read from the period 16 meter in the second test, Td is the value of the autogeneration period read about the period 16 meter in the first test.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782592450A SU744482A1 (en) | 1978-03-20 | 1978-03-20 | Device for monitoring multichannel synchronisation systems |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782592450A SU744482A1 (en) | 1978-03-20 | 1978-03-20 | Device for monitoring multichannel synchronisation systems |
Publications (1)
Publication Number | Publication Date |
---|---|
SU744482A1 true SU744482A1 (en) | 1980-06-30 |
Family
ID=20754368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782592450A SU744482A1 (en) | 1978-03-20 | 1978-03-20 | Device for monitoring multichannel synchronisation systems |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU744482A1 (en) |
-
1978
- 1978-03-20 SU SU782592450A patent/SU744482A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU744482A1 (en) | Device for monitoring multichannel synchronisation systems | |
US4523288A (en) | Interval-expanding timer | |
SU758498A1 (en) | Pulse duration shaper | |
SU1003321A1 (en) | Device for delaying square-wave pulses | |
SU551797A1 (en) | Device for isolating extremes of time intervals | |
SU1732332A1 (en) | Device for monitoring multichannel pulsed sequences | |
SU976499A1 (en) | Switching device | |
SU1354194A1 (en) | Signature analyser | |
SU1324096A1 (en) | Pulse train-to-square pulse converter | |
SU1495779A1 (en) | Data input device | |
SU1053129A1 (en) | Information-metering system | |
SU1274126A1 (en) | Variable pulse sequence generator | |
SU1718374A1 (en) | Digital time discriminator | |
SU1597881A1 (en) | Device for checking discrete signals | |
SU1387182A1 (en) | Programmed multichannel timer | |
SU1444776A1 (en) | Signature analyzer | |
SU864533A1 (en) | Device for discriminating time interval extremums | |
SU1229962A1 (en) | Converter of number in unitary code to phase shift of pulsed signal | |
SU610111A1 (en) | Synchronization system monitoring device | |
SU1493980A1 (en) | Programmer | |
SU921093A1 (en) | Scaling device | |
SU1269028A1 (en) | Digital velocity meter for microprocessor systems | |
SU1461230A1 (en) | Device for checking parameters of object | |
SU957450A1 (en) | Clocking pulse reserved shaper | |
SU1298786A1 (en) | Device for checking equipment operation and downtime |