SU726543A1 - Устройство дл решени дифференциальных уравнений - Google Patents
Устройство дл решени дифференциальных уравнений Download PDFInfo
- Publication number
- SU726543A1 SU726543A1 SU782603663A SU2603663A SU726543A1 SU 726543 A1 SU726543 A1 SU 726543A1 SU 782603663 A SU782603663 A SU 782603663A SU 2603663 A SU2603663 A SU 2603663A SU 726543 A1 SU726543 A1 SU 726543A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- output
- memory cells
- input
- grid
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ДИФФЕРЕНЦИАЛЬШХ УРАВНЕНИЙ
Изобретение относитс к аналоговой вычислительной технике и предназначено дл автоматического нахождени решений дифференциальных уравнений в частных.производных на резистивной сетке Либмана. Известен сеточный электроинтегратор , содержащий автоматический потендиометр , аналоговое запоминающее устройство, выход которого подключен через сбпротивление к узловой точке сетки интегратора, а вход периодичес ки подключаетс к электрическому выходу потенциометра 1J. Наиболее близким техническим решением к изобретению вл етс устройство дл решени дифференциальных уравнений , содержащее источник напр жени , R-сетку, п чеек пам ти, где п равно числу шагов разбиени области, и выходное устройство 2, Недостатком известных устройств вл етс невысокое быстродействие. Цель изобретени - повышение быстродействи и точности устройства. Это достигаетс Тём, что в устройство дл решени , дифференциальных уравнений, содержащее источник напр жени , К-сет ку, и цепочки из последовательно соединенных чеек пам ти, введены по числу узлов R-сетки группы инверторов и группы чеек пам ти, причем выход каждого, инвертора первой группы подключен ко входусоответствующей чейки пам ти первой группы, выход которой соединен со входом соответствукщей чейки пам ти второй гру пльзу вькод Т отЬроЙ подключен к соответствующей гр«1ничной точке R-сетки и ко входу, сортветствукщему входу инвертора второй группы , выход которого через цепочку из последовательно соединенных чеек пам ти подключен к соответствующему выходу устройства, первый выход источника напр жени соединен с управл ющими входами нечетных чеек пам ти цепочек и чеек первой группы, управл ющие входы чеек пам ти второй группы и четных чеек пам ти цепочек п6дк. ючены ко вторс лу выходу источника напр жени , кажда узлова точка R-сетки соединена со входом соответствукхцего инвертора первой группы. На чертеже представлена структурна схема устройства. Оно содержит R-сетку 1, первую группу инверторов 2, первую и вторую
группы чеек пам ти 3 и 4 соответст-, еныо, вторую группу инверторов 5, к чеен; пам ти , источник напр жени 7, ключевой элемент 8, конденсатор 9 . . - - Устройство работает следующим образом .
Рассмотрим п-ный узел R-сетки. В сходный момент времени чейка пам ти второй группы 4-содержит на конденсаторе 9. напр жение, соответствугадее по абсолютной величине напр жению начального услови , но противоположное пб знаку. Инвертированное чейкой пам ти напр жение этой величины Нрисутствует на входе узла сетки А и на входе чейки б, повторенное ее. инвертором 5. В узле отработано напр жение решени на первом временном шаге. На входе чейки 3 это напр жение повтор етс через ее инвертор 2. В остальные чейки пам ти занесены нулевые напр жени . С про влением на первом выходе источника 7 первого импульса открываетс ключевой элемент 8 чейки пагл ти 3,и решение дл первого вр ёмённ 6г6,шага записываетс на ее конденсатор 9. Этим же импульсом открываютс всё клйчевыё элементы в нечетных чейК51К пам ти, и происходит запись.информации из предьщущих им четных чеек этой цепи. В силу нулевык исходных значений на всех конденсаторах цепи F останутс неизменные нулевые напр жени йа исключением первого , куда будет занесено напр жение начального услови со входа .
Второй (по времени) , импульс поступает со второго выхода источника 7 и откроет ключевой элемент чейки пам ти 4 в цепи Е и пер/епишет инвертиронайное значение напр жени решенн дл первого временного шага на свой койденс атор.. Напр жение решени дл первого временного шага, будучи вторично инвертировано чейкой пам ти 4 цепи Е, окажетс на входе узла А,. Этим же импульсом открываютс все ключевые элементы четных чеек пам ти в цепи Р.. В силу нулевых исходнйх значе .НИИ на всех конденсаторах цепи F останутс неизменные нулевые напр жени , за исключением первого, куда; уже за- несено напр жение начального услови , и втброго, куда теперь это напр жение перезапишетс .
ТЬетий (по времени) ймпульс поступает с первого выхода источника 7 и совершает те же коммутации, и пер- вый. В ре.зультате полученное R-сеткой решение на дтором временном шаге с выхода узла запишетс на конденсатор 9
чейки пам ти 3, а на конденсатор 9 .Ячейки пам ти б в цепи F будет занесено значение напр жени дл первого временного шага, С поступлением очередных импульсов цепь Б будет осущесте вл ть циклическое получение решений, а цепь F записывать их, сохран ть и, в соответствии с тактами цикла, продвигать вдоль цепи, в конечном итоге выдава дл .считьшани с выхода чейQ ки пам ти бц. .
Если ключевыми элементами чеек пам ти цепи F управл ть импульсами, частота которых поделена на два по сравнению с импульсами, управл ющими цепью Е, то полученные решени будут 5 -записыватьс в цепи F через одно . Выбира: степень делени частоты, можно запоминать нужные решений из просчитьшаемых .
Claims (1)
- Формула изобретениУстройство дл решени дифференциальных уравнений, содержащее источник напр жени , R-сетку, цепочки из последовательно соединенных чеек пам ти , отличающеес тем, что, q целГью цовышени быстродействи и точности в устройство введены по числу узлов R-сетки труппы инверторов и группы чеек пам ти, причем выход каждого инвертора первой группы подключей ко входу соответствующей чейки пам ти первой группы, выход которой соединен со входом соответствующей чейки пам ти, второй группы, выход которой подключен к соответствующей граничной, точке R-сетки и к входу, соответствукщемувходу инвертора второй группы, выход которого через цепочку из последовательно соединенных чеек: пам ти подключен к соответству|рщему выходу устройства, первый выход источника напр жени соединен с управл ющими входами нечетных чеек пам ти цепочек и чеек пам ти первой группы, управл ющие входы чеек пам ти второй группы и, четных чеек пам ти цепочек подключены ко второмувыходу источника напр жени , кажда узлова точка R-сетки соединена со входом соответствующего инвертора первой, группы.Источники информации,прин тые во внимание цри экспертизе 1. Авторское свидетельство СССР№ 171169, кл. G Об G 7/46, 1963.2, Авторское свидетельство CCQP № 154733, кл. G Об G 7/18,.1962 (прототип ).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782603663A SU726543A1 (ru) | 1978-04-11 | 1978-04-11 | Устройство дл решени дифференциальных уравнений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782603663A SU726543A1 (ru) | 1978-04-11 | 1978-04-11 | Устройство дл решени дифференциальных уравнений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU726543A1 true SU726543A1 (ru) | 1980-04-05 |
Family
ID=20759328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782603663A SU726543A1 (ru) | 1978-04-11 | 1978-04-11 | Устройство дл решени дифференциальных уравнений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU726543A1 (ru) |
-
1978
- 1978-04-11 SU SU782603663A patent/SU726543A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU726543A1 (ru) | Устройство дл решени дифференциальных уравнений | |
US2954163A (en) | Transistor binary counter | |
SU1206821A1 (ru) | Устройство дл решени обратных задач теплопроводности | |
SU1238212A1 (ru) | Генератор периодического напр жени | |
SU1495786A1 (ru) | Устройство дл умножени последовательных двоичных кодов | |
SU473990A1 (ru) | Устройство дл задани скорости интерполировани | |
SU1072755A1 (ru) | Умножитель частоты следовани импульсов | |
SU805190A1 (ru) | Устройство дл определени моментовэКСТРЕМуМОВ | |
SU868688A1 (ru) | Устройство дл регистрации информации | |
SU408322A1 (ru) | Устройство ввода переменных коэффициентов | |
SU1539795A1 (ru) | Устройство дл редактировани списка | |
SU1200200A1 (ru) | Преобразователь отношени сопротивлений в частоту | |
SU783852A1 (ru) | Устройство дл копировани цилиндрических магнитных доменов | |
SU617831A1 (ru) | Преобразователь кода в импульсы сложной формы | |
SU407337A1 (ru) | УСТРОЙСТВО дл ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ | |
SU1226495A1 (ru) | Устройство дл моделировани задач линейного программировани | |
SU1282331A1 (ru) | Преобразователь напр жени в интервал времени | |
SU1117631A1 (ru) | Устройство дл сортировки чисел | |
SU1497705A1 (ru) | Умножитель частоты | |
SU714634A1 (ru) | Умножитель частоты | |
SU1105910A1 (ru) | Устройство дл решени краевых задач теории пол | |
SU1654805A1 (ru) | Генератор систем базисных функций | |
SU1559334A1 (ru) | Устройство дл моделировани дискретных ортогональных сигналов | |
SU559395A1 (ru) | Счетчик с посто нным числом единиц в коде | |
SU543945A1 (ru) | Частотно-импульсный функциональный преобразователь |