SU1226495A1 - Устройство дл моделировани задач линейного программировани - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  -решени  .задач линейного программировани  (текущего и оперативного планировани , управлени , ра пределени  ресурсов и т.п.),требующи повторных решений через некоторые интервалы времени (час,, сутки, мес ц и т.д) .

Цель изобретени  - повышение быст родействи . .

На чертеже представлена функциональна  схема устройства.

Устройство содержит, дешифратор 1 матрицу 2 масштабных резисторов ,,груп пу запоминающих элементов 3 j схему 4 сравнени , счетчик 5, генератор 6 импульсов,, группу резисторов 7) групп цифроаналоговых преобразователей 8, группу коммутаторов 9, элемент 10 задержки, источник 11 опорного напр жени , группу элементов ИЛИ 12,

Иде  метода, положенного в основу предлагаемого устройства, заключаетс  в том, что предыдущее решение

X (Х , Х , . . . , ) задачи линейного программировани , хран п);еес  в регистрах 7, используетс  в качестве начального приближени  Х° X при поиске оптимального решени  X (X , X 5.,.Д) текущей задачи линейного программировани . Возможны два режима работы устройства.

Режим 1, Самое первое решение задачи линейного программировани ,, дл  которой предьщуща  задача не решалас осуществл етс  в том же режиме, что и при работе известного устройства, при этом в регистрах 7 хран тс  коды начальных значений переменных, рав- ные О.

Проводитс  моделирование задачи линейного программировани  вида::

iMaKf (.11 О.Л«..---.,. н-)ин. . ,.-°,, , ()

х.0,...,х.о.(.3)

Коэффициенты о. решаемой системь уравнений моделируютс  проводимост - ми резисторов матрицы 2, значени  Х - напр жени ми на ее выходах (сто бПах) ,

Процесс моделировани  начина етс  с внешнего запуска генератора 6,, который формирует импульс, поступающий через элемент 10 задержки на вход счетчика 5, в счетчик записьша- етс  Г, и возбуждаетс  первый разр дный выход дешифратора 1, При этом диоды дешифратора 1, подключенные к этому выходу, закрьгоаютс  и начинае.тс  зар д конденсаторов запоминающих элементов 3 от источника 11 напр жени  Е через резисторы первой .строки матрицы 2 и элементы ИЛИ 12. По мере зар да конденсаторов потенциал этой строки матрицы 2 повьш1ает- с  до тех пор, пока при совпадении указанного потенциала с величиной

Е

г-не сработает схема 4 сравнени ,

сигнал с выхода которой поступает на вход счетчика 5, увеличива  его содер жимое на 1. Возбуждаетс  второй разр дный выход дешифратора 1, и далее устройство работает аналогично.

При поступлении последнего.импуль- .са серии счетчик 5 выдает сигнал переполнени , вновь запускающий генератор 6. Затем цикл работы устройства автоматически повтор етс , циклическое повторение процесса моделировани  необходимо дл  восстановлени  точного решени  X полученного на запоминающих элементах 3 (конденсаторах ) 5 которые к концу каждого цикла несколько разр жаютс  .

Режим 2. Моделирование последующей задачи линейного программировани , дл  которой задано начальное приближение X как результат решени  Х предыдущей задачи, выполн етс  следующим образом.

В регистры 7 ввод т коды Х° начальных значений переменных, которые затем поступают через цифроаналоговые преобразователи 8 на информационные входы: коммутаторов 9. Цифроаналоговые преобразователи 8 запитьшаютс  тем же напр жением Е, что и деЕшфратор 1, и схема 4 сравнени , чтобы привести напр жени , соответствующие кодам :начальных значений переменных, к одному масштабу.

С приходом первого импульса генератора 6 на управл ющие входы коммутаторов 9 напр жени  с их выходов, пропорциональные кодам Х° начальных значений переменных,, занос тс  в груп пу запоминающих элементов 3. Затем 1нмпульс генератора 6 через элемент 10 задержки поступает на вход счетчика 5.

Далее устройство работает аналогично режиму 1, с той разницей, что зар д каждого конденсатора запоминающего элемента при опросе матрицы 2 протекает быстрее. В режиме 2 устрой- ство также работает циклически.Причем в каждом цикле импульс генератора 6 разрешает прохождение напр жений пропорциональных начальным значени м переменных с выходов цифроаналогрвых преобразователей 8 через коммутатот ры 9 на запоминающие элементы З.Это

необходимо (как и в режиме 1) дл  восстановлени  точного решени .

Врем  tj, достижени  решени  текущей задачи в известном устройстве пропорционально величине make. X,. определ емой максимальным временем зар да i-ro конденсатора в группе запоминающих элементов 3.

Врем  t достижени  того же решени  предлагаемым устройством пропорционально величине njakc(X, о т.е. меньше t.

Составитель А.Шеренков Редактор О.Бугир Техред Л.Олейник Корректор Е.Сирохман

Заказ 2136/50 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушска  наб., д. 4/5

1поизводственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

Claims (1)

1. УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ЗАДАЧ ЛИНЕЙНОГО ПРОГРАММИРОВАНИЯ, содержащее счетчик, генератор импульсов, дешифратор, матрицу масштабных резисторов,к горизонтальным, и вертикальным шинам которой подключены соответственно одни и другие выходы масштабных резисторов,схему сравнения, группу запоминающих элементов и источник опорного напряжения, выход которого подключен к первому входу схемы сравнения и входу задания опорного напряжения дешифратора, разрядные выходы которого соединены с горизонтальными шинами матрицы масштабных резисторов и вторым входом схемы сравнения, первый и второй выходы счетчика подключены соответственно к входу запуска генератора импульсов и информационному входу дешифратора, отличающееся тем, что, с целью повышения быстродействия, в него введены группа регистров, группа цифроаналоговых преобразователей, группа коммутаторов, группа элементов ИЛИ и элемент задержки, вход и выход которого соединены соответственно с выходом генератора импульсов и входом счетчика, выходы регистров группы подключены к информационным входам соответствующих цифроаналоговых преобразователей группы,входы задания опорного _о напряжения которых объединены и сое- ® динены с выходом источника опорного напряжения, выходы цифроаналоговых преобразователей группы подключены к информационным входам соответствующих коммутаторов группы, управляющие входы которых объединены и соединены с выходом генератора импульсов, выходы коммутаторов подключены к первым а вертикальные шины матрицы масштабных резисторов - к вторым входам соответствующих элементов ИЛИ группы, выходы которых соединены с входами •соответствующих запоминающих элементов группы.

   SU „,.1226495 >