SU721820A1

SU721820A1 - Веро тностное устройство дл вычислени квадратов обратных величин

Info

Publication number: SU721820A1
Application number: SU782578267A
Authority: SU
Inventors: Валентин Васильевич Яковлев; Геннадий Владимирович Добрис; Рюрик Федорович Федоров; Александр Васильевич Яковлев; Петр Степанович Кавалец
Original assignee: Ленинградский Институт Инженеров Железнодорожного Транспорта Имени Академика В.Н.Образцова
Priority date: 1978-02-13
Filing date: 1978-02-13
Publication date: 1980-03-15

Description

Изобретение относится к области вычислительной техники и предназначено для выполнения операции обращения квадратов чисел А(А5 1) в стохастических вычислительных машинах.

Известны вероятностные устройства для ⁵обращения и деления чисел Ц1] и [2], которые содержат преобразователи 'число—вероятность*, двоичные счетчики, логические элементы И, ИЛИ, НЕ, триггерные схемы.

Наиболее близким техническим решени- ¹⁰ем к данному изобретению является устройство для целения чисел И , содержащее преобразователь ’число-вероятность', накапливающий сумматор, счетчик, первый и второй конъюнкторы, триггер, установочный вход которого соединен с пусковым входом устройства,вход сброса - с выходом последнего разряда накапливающего сумматора, а выход - с первым входами первого и второго коньюнкторов, вторые входы которых соединены соответственно с выходом преобразователя ’число-вероятность* и входом синхронизации, а выход второго коньюнктора соединен с входом счетчика, разрядные шины входа числа А подключены к числовым входам преобразователя 'число-вероятность*, управляющий вход которого соединен с входом синхронизации.

, Недостатком известных устройств является низкая точность вычислений.

Целью изобретения является повышение точности.

Поставленная цель достигается тем, что устройство, содержащее преобразователь 'число—вероятность*, накапливающий сумматор, счетчик, первый и второй элементы И, триггер, установочный вход которого является пусковым входом устройства, вход сброса триггера соединен с выходом последнего разряда накапливающего сумматора, а выход триггера - с первыми входами первого и второго элементов И, второй вход первого элемента И соединен с выходом преобразователя 'число-вероятность', второй вход второго эле3 7218 мента И является входом синхронизации устройства и соединен с управляющим входом преобразователя 'число—вероятность, а выход второго элемента И . соединен со входом счетчика, выходы которого являются разрядными выходами устройства, числовые входы преобразователя 'число—вероятность' являются разрядными входами устройства, дополнительно содержит блок ключей, вхо- 1 ды которого соединены с соответствующими числовыми входами преобразователя 'число-вероятность', управляющий вход соединен с выходом первого элемента И, а выходы соединены с соответствующими разрядными входами накапливающего сумматора.

Блок-схема предлагаемого устройства представлена на чертеже, где показаны вход синхронизации 1, преобразователь 'число-вероятность 2, блок ключей 3, элементы И, 4, 5, триггер 6, пусковой вход устройства 7, накапливающий сумматор 8 и счетчик 9.

Вход синхронизации 1 соединен с вторым входом второго коньюнктора 5 и с управляющим входом преобразователя 'число-вероятность 2, числовые входы которого соединены с разрядными шинами входа числа А и с входами блока ключей

3, а выход - с вторым входом первого элемента И, первый вход которого соединен с первым входом второго элемента И 5, и с выходом триггера 6, установочный вход которого соединен с пусковым входом устройства 7, а вход сброса - с выходом последнего разряда накапливающего сумматора 8, разрядные входы которого подключены к соответствующим выходам блока ключей 3, управляющий вход которого соединен с*выходом первого элемента И

4, а выход второго элемента И 5 подключен к входу счетчика 9.

Устройство работает следующим образом.

~ При подаче пускового сигнала на установочный вход 7 триггера 6 открываются оба элемента И 4 и 5. При этом импуль. сы случайной последовательности на выходе преобразователя 'число-вероятность' с математическим ожиданием, равным А, осуществляют передачу числа А на соответствующие входы накапливающего сумматора 8, а импульсы синхронизации поступают на вход счетчика 9. Как только накапливающий сумматор емкостью Нд переполнится, импульсом переполнения сбрасывается триггер 6, фиксируя момент окон·^ чания процесса вычислений величины 1/А •20 4

Коэффициент, характеризующий улучшение точности работы предложенного устройства __ ₅ где (У - относительная статистическая ошибка прототипа, $4 - относительная статистическая ошибка предложенного устройства. О Например, если А “ 0,01, то -SL ^10 И т.д. <

Таким образом, технико-экономический аффект предлагаемого устройства заключается в существенном уменьшении статис15 тической погрешности при выполнении операции обращения квадратов чисел.

Claims

Изобретение относитс к области вычислительной техники и предназначено дл выполнени операции обращени квадратов чисел А(А51) в стохастических вычислительных машинах. Известны веро тностные устройства дл . обращени и делени чисел i и 2, которые содержат преобразователи число-веро тность , двоичные счетчики, логические элементы И, ИЛИ, НЕ, триггерные схемы. Наиболее близким техническим решением к Ранному изобретению вл етс устройство дл целени чисел 3, содержащее преобразователь число-веро тность, накапливающий сумматор, счетчик, первый и второй конъюнкторы, триггер, установочный вход которого соединен с пусковым входом устройства,вход сброса - с выходом последнего разр да накапливающего сумматора, а выход - с первым входами первого и второго коньюнкторов, вторые входы которых соединены соответственно с выходом преобразовател число-веро тность и входом синхронизации, а выход второго коньюнктора соединен с входом счетчика, разр дные шины входа числа А подключены к числовым входам преобразовател число-веро тность, управл ющий вход которого соединен с входом синхронизации . Недостатком известных устройств вл етс низка точность вычислений. Целью изобретени вл етс повышение точности. Поставленна цель достигаетс тем, что устройство, содержащее преобразователь число-веро тность, накапливающий сумматор, счетчик, первый и второй элементы И, триггер, установочный вход которого вл етс пусковым входом устройства , вход сброса триггера соединен с выходом последнего разр да накапливаюшего сумматора, а выход триггера - с первыми входами первого и второго элементов И, второй вход первого элемента И соединен с выходом преобразовател число-веро тность , второй вход второго эле3721 мента И вл етс входом стсхронизации устройства и соединен с управл ющим входом преобразовател число-веро тность , а выход второго элемента И соединен со входом счетчика, выходы которого вл ютс разр дными выходами устройства, числовые входы преобразовател число-веро тность вл ютс разр дными входами устройства, дополнительно содержит блок ключей, входы которого соединены с соответствующими числовыми входами преобразовател число-веро тность, управл юший вход соединен с выходом первого элёмента И, а выходы соединены с соответствующими разр дными входами накапливающего сумматора. Блок-схема предлагаемого устройства представлена на чертеже, где показаны вход синхронизации 1, преобразователь число-веро тность 2, блок ключей 3, элементы И, 4, 5, триггер 6, пусковой вход устройства 7, накапливающий сумматор 8 и счетчик 9. Вход синхронизации 1 соединен с вторым входом второго коньюнктора 5 и с управл ющим входом преобразовател число-веро тность 2, числовые входы ко- торого соединены с разр дными щинами вхош числа А и с входами блока ключей 3| а выход - с вторым входом первого элемента И, первый вход которого соединен с первым входом второго элемента И 5, и с выходом триггера 6, установочный вход которого соединен с пусковым входо устройства 7, а вход сброса - с выходом последнего разр да накапливающего сумматора 8, разр дные входы которого подключены к соотвегствующим выходам блока ключей 3, управл ющий вход которого соединен свыходом первого элемента И 4, а выход второго элемента И 5 подклю чен к входу счетчика 9. Устройство работает следующим образом . При подаче пускового сигнала на установочный вход 7 триггера 6 открываютс оба элемента И 4 и 5. При этом импуль . сы случайной последовательности на выхо де преобразовател число-веро тность с математическим ожиданием, равным А, осуществл ют передачу числа А на соответ ствующие входь накапливающего суммато ра 8, а импульсы синхронизации поступают на вход счетчика 9. Как только накап ливаюший сумматср емкостью Мд пере полнитс , импуль;ом переполнени сбрасы ваетс триггер 6, фиксиру момент окончани процесса вл(числений величины 1/А Коэффициент, характеризуюший улучшеие точности работы предложенного устойства . гК де (У - относительна статистическа ошибка прототипа, л - относительна статистическа ошибка предложенного устройства. Например, если А 0,01, то -3 1О и т.о. Таким образом, технико-экономический эффект предлагаемого устройства заключаетс в существенном уменьщении статистической погрешности при выполнении oneрации обращени квадратов чисел. Формула изобретени Веро тностное устройство дл вычислени квадратов обратных величин, содержашее преобразователь число-веро тность, накапливающий сумматор, счетчик, первый и второй элементы И, триггер, установочный вход которого вл етс пусковым входом устройства, вход сброса триггера сое ™ выходом последнего разр да накап ливающего сумматора, а выход триггера с первыми входами первого и второго элементов И, второй вход первого элемента И соединен с выходом преобразовател число-веро тность, второй вход второго элемента вл етс входом синхронизации устройства и соединен с управл ющим входом преобразовател число-веро тность, а выход второго элемента И соединен со входом счетчика, выходы которого вл ют разр дными выходами устройства, числовые входы преобразовател число-веро тность вл ютс разр д 1ыми входами устройства, отличающеес тем, что, с целью повышени точности, оно содержит блок ключей, входы которого соединены с соответствующими числовыми входами преобразовател число-веро тность , управл ющий вход соединен с выходом первого элемента, а выходы соединены с соответствующими разр дными входами накапливающего сумматора. Источники информации, прин тые во внимание при экспертизе 1. Яковлев В. В. и Федоров Р. Ф. Стохастические вычислительные машины. Л., 1974. с. 157. РИС. 70.. , .
2. Авторское свидете/.оство СССР № 517832, кл. Q 06 F 15/36, 1976.
3. Яковлев В. В.. Преобразование веро тность-врем в стохастических вычислительных машинах, Электротехника, W 9, 1975, с. 1ООЗ (прототип).

l-lit-Ц