SU720385A1

SU720385A1 - Signal detector

Info

Publication number: SU720385A1
Application number: SU782621086A
Authority: SU
Inventors: Владимир Владимирович Кедо
Original assignee: Предприятие П/Я Р-6681
Priority date: 1978-05-25
Filing date: 1978-05-25
Publication date: 1980-03-05

Description

Изобретение относитс к радиосв зи и мэжет использоватьс дл обнаоуженил импульсных сигналов на фоне помех. Известен обн.4ружитель сигналов, содержащий бинарный преобразователь последовательно соединенные пороговый блок, запускаюший блок, формирователь стробов, временной селектор , второй вход которого соединен с выходом бинарного преобразовател формирователь сброса, выход которог соединен со вторым входом формирова тел стробов, и счетчик, причем входы бинарного преобразовател и порогового блока объединены и вл ютс входом обнаружител сигналов Однако известное устройство имеет сравнительно большое врем обнаружени сигналов. Цель изобретени - уменьшение времени обнаружени . Дл этого в обнаружитель сигналов , содержащий бинарный преобразователь , последовательно соединенные пороговый блок, запускающий блок, фор1 тирователь стробов, временной селектор, второй вхор которого соед нен с выходом бинарного преобразова тел , фор.мирователь сброса, выход которого соединен со вторым входом формировател стробов, и счетчик, причем входы бинарного преобразовател и порогового блока объединены н вл ютс входом обнаружени сигналов , введены два дешифратора, два регистра сдвига, второй счетчик, триггер, два блока сравнени с верхним порогом, два блока сравнени с нижним порогом, элемент И и элемент ИЛИ, причем каждый из цвух выходов временного селектора соединены со ВХОДОМсоответствующего дешифратора и регистра сдвига, два выхода каждого дешифратора подк.пючены ко входам вычитани и сложени , соответствующего счетчика, выход каждого регистра сдвига подключен ко второму входу соответствуюшего дешифратора, выход каждого из счетчиков через соответствующий блок сравнени с верхним порогом соединен с соответствующими входами формировател стробов и входами элемента ИЛИ, а также через соответствующий блок сравнени с нижним порогом - с соответствующим входом элемента И, выход которого соединен со входом формировател сброса, выход которого соединен с установочным входом триггера и соThis invention relates to radio and is used to detect pulse signals in the background of interference. The known signal carrier contains a binary converter, a serially connected threshold unit, a triggering unit, a gate driver, a time selector, the second input of which is connected to the output of the binary converter, a reset driver, the output of which is connected to the second input of the gate bodies, and a counter, with the binary inputs the converter and the threshold unit are combined and are the input of the signal detector. However, the known device has a relatively long signal detection time. The purpose of the invention is to reduce the detection time. To do this, to a signal detector containing a binary converter, a serially connected threshold unit, a triggering unit, a gate driver, a time selector, the second switch connected to the binary transducer output, a reset driver, the output of which is connected to the second gate driver input, and a counter, where the inputs of the binary converter and the threshold block are combined, are signal detection input, two decoders, two shift registers, a second counter, a trigger, two blocks are entered With the upper threshold, two units of comparison with the lower threshold, the AND element and the OR element, each of the two outputs of the time selector are connected to the INPUT of the corresponding decoder and shift register, two outputs of each decoder are connected to the subtract and add inputs corresponding to the counter, output each shift register is connected to the second input of the corresponding decoder, the output of each of the counters is connected to the corresponding inputs of the strobe generator through the corresponding comparison block with the upper threshold and the inputs of the OR gate, and also through comparison with the corresponding block of a lower threshold - to the corresponding input AND gate whose output is connected to the input of the reset, the output of which is connected to the trigger input of the installation and with

входами сброса регистров сдвига и счетчиков, выход одного из регистров соединен со входом триггера, выход которого соединен с третьим входом элемента И.inputs reset the shift registers and counters, the output of one of the registers is connected to the trigger input, the output of which is connected to the third input of the element I.

На чертеже приведена структурна электрическа схема предложенного устройства.The drawing shows a structural electrical circuit of the proposed device.

Обнаружитель сигналов содержит бинарный преобразователь 1, пороговый блок 2, запускающий блок-3, формирователь 4 стробов, временной селектор 5, два дешифратора 6 и 7, два регистра 8 и 9 сдвига, два счетчика 10 и 11, два блока 12 и 13 сравнени с верхним порогом, ДЕй блока 1,4 и 15 сравнени с нижним поргом , триггер 16, элемент ИЛИ 17. эламент И 18 и (ю1змирователь сброса 19,The signal detector contains a binary converter 1, a threshold block 2, a triggering block 3, a gate generator 4, a time selector 5, two decoders 6 and 7, two shift registers 8 and 9, two counters 10 and 11, two blocks 12 and 13 compared with the upper threshold, DEY of blocks 1.4 and 15, compared with the lower threshold, trigger 16, the element OR 17. Elament I 18 and (exhauster user 19,

Устройство работаел с-г эдующлм образом.The device worked with gd in a single way.

Смесь импульсного сигнала с .ск поступает бинарный преобра оват .ель 1 и пороговый блок 2, По первому превышению сигнал с псрогоЕого блока 2 через запускающий блок 3 запускает формирователь 4 стробов Формирователь 4 вырабатывает кул.езой строб, опережающий стрг,Г; и ,.- -нЫй строб. Временной ;:;алек1ор З стробирует отдельно реализаций, обработанные в бинарном преобразователе 1 на нулевой и опережающей позици х , и отдельно - на нулевой и задержанной Одновременно с запуском фop wpoзaтeли 4 стробов в первые рйзр дЕ регистров 8 и 9 сдвига запнсывг-атс едуница, триггер 16 находитс в состо нии, поддерживаююем элемент И 18 в закрытом состо нии « Стробирование раздельно попарно реализации смеси сигнал + шум поступают с временного селектора 5 одновременно на входы соответствующих регистров 8 и 9 и дешифраторов б и 7 двоичных комбинаций. Записанные при самом первом превышении в регистры 8 и 9 сдвига единицы и поступающие на их входы реализации перемешаютс D п-разр дных регистрах 8 и 9. п определ ет интервал анализа. Дешифраторы б и 7 двоичных комбинаций вырабатываот на своих ныхода.х сигналы лишь а тех случа х, когда сигнал присутствует только на одном из их входов. При наличии на входе дешифратора 6 или 7 сигнала только с зременного селектора 5 по вл етс сигнал на выходе 10, поступающий на вход сложени соответствующего счетчика 10 или И. При Нсшичии сигнала только с регистра 8 или 9 сдвига сигнал по вл етс на выходе 01, далее на вход вычитани соответствующего счетчика 10 или 11A mixture of a pulsed signal with a .sk enters a binary converter 1 and a threshold block 2. As soon as the signal is exceeded, the signal from the PS unit 2 starts the gate generator 4 through the trigger block 3 The driver 4 generates a cool gate, leading forward G; and, .- -NY strobe. Time;:; alekor 3 gates separate implementations processed in binary converter 1 at the zero and leading positions, and separately at the zero and delayed simultaneously with the start of the wors, 4 gates in the first registers of the 8 and 9 shift of the shift-ats unit the trigger 16 is in the state supported by the AND 18 element in the closed state. “Gating separately in pairs the signal + noise mix comes from the temporary selector 5 simultaneously to the inputs of the corresponding registers 8 and 9 and decoders b and 7 binary com binations. The units recorded at the very first excess in the registers 8 and 9 of the shift unit and the implementations arriving at their inputs are mixed in D n-bit registers 8 and 9. n defines the analysis interval. Decoders of B and 7 binary combinations are generated on their own signals. Only in those cases where the signal is present only on one of their inputs. When there is a signal at the input of the decoder 6 or 7, only a signal from the selector 5 appears at the output 10, arriving at the addition input of the corresponding counter 10 or I. When the signal is not transmitted from the register 8 or 9 shift, the signal appears at output 01, next to the input subtract the corresponding counter 10 or 11

Тан как в течение первых п тактов анализа на втором входе депл фраторов б, 7 сигналы отсутствуют, счетчикиTan as during the first n cycles of analysis at the second input of the depl fractionors B, 7 signals are missing, counters

10, 11 работают только на сложбние. В течение первых п тактов закрыт элемент И 18, и на выходе обнаружител в это врем может по витьс лишь решение о наличии сигнала, если число в одном из счетчиков 10, 11 достигнет значени верхнего порога, Фиксируемого соответствующим блоком 12 или 13 сравнени с верхним порогом . Если за п тактов не прин то решение о наличии сигнала, единица, записанна в регистры 8, 9 сдвига в начале анализа, достигает п-го разр да, огфок дывап триггер 16, тем самым открыва элемент И 18„ Если к этому моменту не зафиксировано гюавышение нижнего порога ни одни Г; CjiOKOB 14, 15 сравнени с нижним порогом, pjr-ei-че об отсутствии сигнала через элемент И 18 поступает на10, 11 work only on the complex. During the first clock cycles, element 18 is closed, and the detector output at this time can only make a decision about the presence of a signal if the number in one of the counters 10, 11 reaches the upper threshold value, fixed by the corresponding block 12 or 13 compared with the upper threshold . If a decision about the presence of a signal is not taken for the n clock, the unit recorded in the registers 8, 9 of the shift at the beginning of the analysis reaches the nth digit, then the trigger 16 is open, thereby opening the element I 18 "If not fixed by this moment Huavushcheniya lower threshold, no T; CjiOKOB 14, 15 compared with the lower threshold, pjr-ei-che about the absence of a signal through the element And 18 goes to

ормлрователь сброса 19, сигналомreset 19 by signal

которого про 1зьодитс обнуление регистроь 8i 9 и счетчиков 10, 11, усТгЭ . в исходное состо ние формировател 4 cTpof OB и триггера 16, - схема ждет слелуюгего этапа анализа, Г:слк за первые п тактов число хот бы в одном счетчике 10 или 11 достигло промежуточного значени между верхним и ккжн.мм порогами, схема г родолжает анализ. При этом на счетчиЕси 10, 11 возможно поступление как суммируютих, так и вычитаю11их импульсов . При фиксации достижени порога одним из блоков 12, 13 сравнени с верхним порогом устройство через элемент ИЛИ 17 выдает команду об обнаружении сигнала. Одновременно с эгим сигнал блока 12, 13 сравнени поступает в формирователь 4 стробов дл остановки Формировател 4, работающего по результату анализа на несигналькой позиции . Устройство продолжает работать в режиме слежени за иоступлг-ием сигнала в оставленных зл спробах.which about zodits zeroing register 8i 9 and counters 10, 11, usgge. the initial state of the former 4 cTpof OB and the trigger 16, the circuit waits for the next analysis stage, G: SLK for the first steps the number of at least one counter 10 or 11 has reached an intermediate value between the upper threshold and the critical threshold and the threshold . In this case, counters 10, 11 can receive both summed and subtracted pulses. When fixing the achievement of the threshold by one of the blocks 12, 13 of comparison with the upper threshold, the device, via the OR element 17, issues a command to detect the signal. Simultaneously with the aegim, the signal of the comparison unit 12, 13 enters the gate generator 4 to stop the Shaper 4 operating according to the result of the analysis at a non-sign position. The device continues to operate in the tracking mode and the availability of the signal in the left evil samples.

Особенкость олботы обнаружител заключаетс в следующем.The special feature of the discoverer is as follows.

Claims

Registers 8, 9 shift in the interval. N clock stores a picture of the postural realizations to the input device. When the next realization arrives at the device input, the early realization itself is excluded from this picture, which is stored in registers 8, 9 in the first bits of the registers 8 and 9 in the case of the number 8 E corresponding counter 10, 11 is not a change ;; It allows you to store in the counter 10, li, the number exactly corresponding to the number of pulses received at the input of the device in the corresponding gate pair during the last n cycles. The addition in the counter 10, 11 is made when a pulse arrives at the input of the device in the corresponding pair of the corresponding register 8, 9 in the nth digit, and, conversely, subtraction - in the absence of the input and, and the presence of a unit in the nth digit of the register 8, -9 shift. This allows you to store in each counter 10, 11 a number exactly corresponding to the number of pulses received at the input of the device in the corresponding strobe pair during the last tact. The proposed detector allows you to reduce the analysis time for the implementation of noise and the number of false drops of the device when there is a signal accordingly, extend the range of applicability of this device by the magnitude of the signal-to-noise ratio and reduce the detection time of signal positions. The invention of the Signal Detector, containing a binary converter, a TeHibHo serially connected threshold flea, "35 triggering unit, a booster, a time selector, the second inlet of which is connected to the output of the binary converter, a resetting former, whose output is connected to the second input of the gate generator and the counter, and the inputs of the binary converter and the threshold djioy.a are combined and are the input of the detector signalosis, which is different in that, in order to reduce the detection time, two decoders are introduced, two Shift register, second counter, trigger, two comparison blocks with the upper threshold, two comparison blocks with the threshold, the AND element and the OR element, each of the two outputs of the time selector connected to the input of the corresponding decoder and shift register, two outputs of each decoder of binary combinations connected to the subtract and add inputs of the corresponding counter; the input of each shift register is connected to the second input of the corresponding decoder; the output of each of the counters through the corresponding comparison block with the upper one the horn is connected to the corresponding inputs of the gate generator and the inputs of the OR element, as well as the corresponding block comparing with the lower threshold - with a component input. the house of the element And, the output of which is connected to the input of the reset / exit driver. which is connected to the setup input of the trigger and to the reset inputs of the shift registers and counters, the output from the shift registers is connected to the trigger input, the output of which is connected to the third input of element I. Sources of information taken into account during the examination 1. USSR Author's Certificate No. 511704, cl. GOi S 7/44, 05.29.74 (prototype).