SU710044A1 - Device for solving simultaneous algebraic equations - Google Patents

Device for solving simultaneous algebraic equations Download PDF

Info

Publication number
SU710044A1
SU710044A1 SU752195252A SU2195252A SU710044A1 SU 710044 A1 SU710044 A1 SU 710044A1 SU 752195252 A SU752195252 A SU 752195252A SU 2195252 A SU2195252 A SU 2195252A SU 710044 A1 SU710044 A1 SU 710044A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
adder
inputs
algebraic equations
Prior art date
Application number
SU752195252A
Other languages
Russian (ru)
Inventor
Роальд Валентинович Коробков
Виктор Евдокимович Золотовский
Original Assignee
Таганрогский радиотехнический институт им. В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им. В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им. В.Д.Калмыкова
Priority to SU752195252A priority Critical patent/SU710044A1/en
Application granted granted Critical
Publication of SU710044A1 publication Critical patent/SU710044A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относится к области вычислительной техники и может быть использовано в специализированных устройствах, предназначенных для решения систем алгебраических уравнений вида АХ + В = О.The invention relates to the field of computer technology and can be used in specialized devices designed to solve systems of algebraic equations of the form AX + B = O.

Известны устройства [Г] для решения систем линейных алгебраических уравнений на аналоговых, цифровых и ,„ гибридных вычислительных машинах.Known devices [G] for solving systems of linear algebraic equations on analog, digital and, hybrid computers.

Недостатком решения алгебраических уравнений на АВМ является низкая точность. Для устранения этого недостатка используются гибридные вычислительные машины,, но при этом сни-15 жается скорость вычисления.The disadvantage of solving algebraic equations on the AVM is the low accuracy. To eliminate this drawback, hybrid computers are used, but at the same time, the computation speed is reduced.

Наиболее близким по технической сущности к данному изобретению является устройство [2], содержащее пвходовый сумматор, двухвходовый сумматор, регистр, блок формирования приращений, накопитель неизвестного, причем η-входовый сумматор соединен с первым, входом двухвходового сумматора и входом блока формирования приращений , выход которого соединен со входом накопителя.The closest in technical essence to this invention is a device [2], containing a p-input adder, a two-input adder, a register, an incrementing unit, an unknown accumulator, the η-input adder connected to the first input of a two-input adder and an input of an incrementing unit, the output of which connected to the drive input.

К недостаткам известного устройст ва следует шения, так точность реП-мерной отнести ни-зкую как для решения системы алгебраических уравнений устройство должно содержать h-йнтеграторы на выходе.The disadvantages of the known device are the following: the accuracy of the ReP-dimensional is low, as for solving the system of algebraic equations, the device must contain h-integrators at the output.

Целью изобретения является повыиение точности решения.The aim of the invention is to improve the accuracy of the solution.

Поставленная цель достигается тем, что в устройство, содержащее п-входовый.сумматор, выход которого соединен с первым входом двухвходового сумматора, ко второму входу которого подключен выход регистра, вход которого соединен с выходом двухвходового сумматора, выход регистра подключен к первому входу блока формирования приращений, выход которого соединен со входом накопителя, введены И элементов И и блок сравнения, выход которого подключен ко второму входу блока формирования приращений, первый и второй входы блока сравнения соединены с выходом двухвходового сумматора и первым входом устройства соответственно, входы п_входового сумматора соединены с соответствующими выходами элементов И, первые и вторые входы которых подключены к второму и третьему входам устройства соответственно.This goal is achieved by the fact that in the device containing the p-input adder, the output of which is connected to the first input of the two-input adder, to the second input of which is connected the output of the register, the input of which is connected to the output of the two-input adder, the output of the register is connected to the first input of the incrementing unit , the output of which is connected to the drive input, AND elements AND and a comparison unit are introduced, the output of which is connected to the second input of the incrementing unit, the first and second inputs of the comparison unit are connected to the output of the two-input adder and the first input of the device, respectively, the inputs n _ of the input adder are connected to the corresponding outputs of the elements AND, the first and second inputs of which are connected to the second and third inputs of the device, respectively.

Блок-схема устройства для набора одного уравнения системы алгебраи3 ческих уравнений И-го порядка приведена на чертеже.A block diagram of a device for a set of one equation of a system of algebraic equations of the first order is shown in the drawing.

Устройство содержит 1, 1^, ..., 1^, элементы И,,и-входовый сумматор 2, двухвходовый сумматор 3, регистр 4, блок 5 сравнений/ блок 6 формирования приращения, накопитель 7.The device contains 1, 1 ^, ..., 1 ^, elements And ,, and-input adder 2, two-input adder 3, register 4, block 5 comparisons / block 6 increment formation, drive 7.

Устройство работает следующим образом.The device operates as follows.

одноразрядные приращения неизвестных поступают на первые входы элементов И, на вторые входы которых поступают постоянные коэффициенты, полученное.произведения поступают на входы сумматора 2, где Формируется величина которая поступает на сумматор 3, на второй вход которого поступает величина рассогласования SK, на. выходе сумматора 3 образуется рассогласование,которое поступает на блок 5.Блок 5 (он устраняет биения при’достижении решения) введен в связи с тем, что рассогласование S не может быть сведено к нулю при постоянном весе приращения на выходе устройства.one-bit increments of the unknowns go to the first inputs of AND elements, to the second inputs of which constant coefficients are received, the products go to the inputs of adder 2, where a value is formed that goes to adder 3, to the second input of which the mismatch value S K , the output of adder 3 produces a mismatch, which is sent to block 5. Block 5 (it eliminates beats when a solution is reached) is introduced due to the fact that the mismatch S cannot be reduced to zero with a constant weight of the increment at the output of the device.

' При постоянном весе приращения оно не может быть меньше чем <51. · . где'With a constant weight of the increment, it cannot be less than <51. ·. Where

П^^миннмум алгебраической суммы aa·υι.П ^^ minnum of the algebraic sum aa · υι.

Г-1 3 G-1 3

Для устранения этого эффекта в блоке 5 вводится зона нечувствительности, что приводит к формированию приращений в соответствии с алгоритмом. э To eliminate this effect, a deadband is introduced in block 5, which leads to the formation of increments in accordance with the algorithm. uh

Д2к = 1, если SK>B д2к = 0, если 0 < SK< В л2к = 1, если SK<0, где В - ширина зоны нечувствительности, эта величина поступает на второй 40 вход блока 5.D2k = 1, if S K > B d2k = 0, if 0 <S K <V l2k = 1, if S K <0, where B is the width of the deadband, this quantity goes to the second 40 input of block 5.

В зависимости от величины рассогласования на выходе блока 5 формируется сигнал, разрешающий или запрещающий выдачу приращения. Этот сиг- 45 нал поступает на вход блока 6, с выхода которого приращение неизвестного поступает на внешний выход и на накопитель 7, где суммируется с предыдущим результатом.Depending on the magnitude of the mismatch at the output of block 5, a signal is generated that allows or prohibits the issuance of the increment. This signal 45 arrives at the input of block 6, from the output of which the increment of the unknown goes to the external output and to drive 7, where it is summed up with the previous result.

Введение дополнительных блоков, замена сложных элементов на более простые и введение новых связей позволяют повысить точность решения систем алгебраических уравнений и тем самым эффективно использовать изобресениё в специализированных вычис·* лительных системах.The introduction of additional blocks, the replacement of complex elements with simpler ones, and the introduction of new relationships make it possible to increase the accuracy of solving systems of algebraic equations and thereby effectively use the invention in specialized computational * systems.

Claims (1)

Формула изобретенияClaim 15 Устройство для решения систем алгебраических уравнений, содержащее П -входовый сумматор, выход которого соединен с первым входом двухвходового сумматора, ко второму входу ко20 торого подключен выход регистра,вход которого соединен с выходом двухвходового сумматора, выход регистра подключен к первому входу блока формирования -.приращений, выход которого со25 ’единен со входом накопителя, отличающееся тем, что, с целью повышения точности решения, в него дополнительно введены Ц элементов И и блок сравнения, выход которого подключен ко второму входу блока формирования приращений, первый и-второй входа блока сравнения соединены с выходом двухвходового сумматора и первым входом устройства соответственно, входы И-входового сумматора соединены с соответствующими выходами элементов.И, первые и вторые входы которых подключены к второму и третьему входам устройства соответственно.15 A device for solving systems of algebraic equations, containing a P-input adder, the output of which is connected to the first input of the two-input adder, to the second input of which is connected the output of the register, the input of which is connected to the output of the two-input adder, the output of the register is connected to the first input of the formation unit -. increments, the output of which co25 'is single with the input of the drive, characterized in that, in order to increase the accuracy of the solution, C elements And and a comparison unit, the output of which is connected to the second the input of the incrementing unit, the first and second inputs of the comparison unit are connected to the output of the two-input adder and the first input of the device, respectively, the inputs of the I-input adder are connected to the corresponding outputs of the elements. And, the first and second inputs of which are connected to the second and third inputs of the device, respectively .
SU752195252A 1975-12-02 1975-12-02 Device for solving simultaneous algebraic equations SU710044A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752195252A SU710044A1 (en) 1975-12-02 1975-12-02 Device for solving simultaneous algebraic equations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752195252A SU710044A1 (en) 1975-12-02 1975-12-02 Device for solving simultaneous algebraic equations

Publications (1)

Publication Number Publication Date
SU710044A1 true SU710044A1 (en) 1980-01-15

Family

ID=20639155

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752195252A SU710044A1 (en) 1975-12-02 1975-12-02 Device for solving simultaneous algebraic equations

Country Status (1)

Country Link
SU (1) SU710044A1 (en)

Similar Documents

Publication Publication Date Title
SU710044A1 (en) Device for solving simultaneous algebraic equations
GB1246503A (en) Spectrum analyzer
SU798821A1 (en) Arithmetic device
SU635488A1 (en) Device for computing optimum structure of threshold elements
SU608178A1 (en) Function converter
SU446069A1 (en) Device for determining analog signal multipliers
SU427338A1 (en) DEVICE FOR SINGLE DIFFERENTIATION BOTi ^ T-Fp ^^^ ^ &#39;* ^ * - t&#39;1; ^ I ••• 1 ”|| eleven&#34;..•
SU627489A1 (en) Step-linear extrapolator
Wahab New cases of irreducibility for Legendre polynomials. II
SU507888A1 (en) Corner code coder
SU687448A1 (en) Computing device
SU894720A1 (en) Function computing device
SU640290A1 (en) Square rooting arrangement
SU987635A1 (en) Device for computing roots of reduare equation
SU1037278A1 (en) Analog signal division device
SU922760A2 (en) Digital function generator
SU633036A1 (en) Analogue integrating computer
SU1033979A1 (en) Spectrum analyzer
SU875311A1 (en) Digital meter of three-phase network assymetry
SU789778A1 (en) Voltage-to-code probabilistic converter
SU792262A1 (en) Apparatus for solving equations such as z2=x2+y2
GB1513888A (en) Apparatus for patient danger recognition and forecasting
SU922784A1 (en) Device for multiplying electrical signals
SU1506456A1 (en) Analog computer
SU843216A1 (en) Analogue-digital converter