Claims (2)
Поставленна цель достигаетс тем, что в известное устройство дл умножени сигналов, содержащее два согласующих усилител , входы которых соответственно вл ютс первым и вторым входами уст ройства , первый сумматор, первый и вто рой входы которого соответственно подключены к выходам первого и второго согласующих усилителей, три квадратора вход первого квадратора подключен к вы ходу первого сумматора, введены второй сумматор, интегратор и переключатель, входы второго.и третьего квадратфов соответственно подключены к выходам первого и второго согласующих усилителей , а выходь первого, второго и третье го квадраторов соответственно подключены к гтервому, второму и третьему входам второго сумматора, пр мой выхо которого вл етс первым выходом устройства , инверсный выход сумматора подключен к первому входу переключате л , первый выход которого подключен к входу шгтегратора, выход интегратора вл етс вторым выходом устройства и подключен ко второму входу переключа . тел , второй выход которого подключен к третьему входу первого сумматора. На чертеже приведена функциональна схема устройства дл умножени электричесжих сигналов. Устройство дл умножени электрических сигналов содержит два согласующих усилител 1 и 2, три квадратора 3,4 и 5, два сумматора 6 и 7, переключатель 8 и интегратор 9, первый вход 10 устройства, второй вход 11 ус ройства, первый вькод 12 устройства и. второй выход 13 устройства. Входы согласующих усилителей 1 и 2 соответственно вл ютс входами 10 и. 11 устройства , а вькоды подключенных ко входам квадраторов 4 и 5 и первым и вторым сумматора 6. Выход сумматора б подключен ко вхоОу квадратора 3, а инвертирующие вькоды квадраторов 4 и 5 соединены со входами сумма тхфа 7. Неинвертирующий вькод. сумматора 7 вл етс первьхм вькодом 12 устройства, а инвертирующий выход сумматора 7 подключен к первому входу переключател 8. Первый вькод переключател 8 соединен со входсм интегратора 9, Выход интегратора 9 вл етс вькодом 13 устройства и подключен ко второму входу переключател .8. Второй вькод переключател 8 соединен с третьим входом первого сумматора 6. Устройство работает следующим обра зоц.„ В положении переключател 8, изображенном на чертеже, интегратор 9 отключей от инвертирующего выхода cjrMMa гора 7 и от. третьего входа сумматора 6 На входы 10 н 11 устройства по аюгс сигналы e и Ъ соответственно, подлежащие перемножению, которые через согласующие усилители 1 и 2 поступают на входы квадраторов 3, 4, 5. На выходах квадраторов 4 и 5 образуютс сигналы Uft соответственно, равные квадратам поступивших на их входы сигналов. У.« 1. Vb.. На выходе квадратора 3 oбpaiзyeтc сигнал Uj равный квадрату суммы сигналов а и b , поступивших на его вход УЗ-СО ЪА (а) Сигналы с выхода квадратора 3 и с инвертирующих выходов квадоагооов 4 и б поступают на входы сумматора 7. На выходе сумматора 7 образуетс сигнал равный сумме сигналов, поступающих на его входы, который подаетс на выход 12 устройства. С учетом того, что используютс инвертирующие выходы квадраторов 4 и 5 сигнал U определ U YU -VJ . 14) с учетом уравнений (1) и (2) полу . .Таким образом, на выходе 12 устройства образуетс сигнал, пропорциональный произведению входных сигналов, т.е. устройство выполн ет операцию перемнож ни В положении переключател 8, противоположном изображенному на чертеже, интегратор 9 подключаетс своим входом к инвертирующему выходу сумматора 7, а выходом - к третьему входу сумматора 6. На входы 1О и 11 устройства поступают сигналы О и b . пропорциональные коэффициентам р и с приведенного квадратного уравнени вида , (4) Величины q и t удовлетвор ют услови м )Р ХОЪ- Как и ia предыдущем случае, поданные на вход устройства сигналы через согласующие усилители 1 и 2 поступают на входы квадраторов 3, 4 и 5. Кроме того , на выход сумматора S поступает измен ющийс сигнал Of с выхода интегратора .9. Таким образом, на выходе сумматора 6 действует сумма сигналов со входов устройства и с выхода интеграто. ра 9. Поэтому на выходе квадратора 3 образуетс сигнал U, равный квадрату суммы поступивших на его вход сигналов U() nabmu b 0s На выходах кваараторов 4 и 5, как и в предыдущем случае, образуютс сигн лы и и UQ, определ емые рабенсгвами (1), когорые совместно с сигналом U поступают на сумматор 7. На выходе сумматора 7 образуетс сигнал U-. С учетом формул (1) и (6) получаем 0 0 -0 -и л Ь и| 1аЪН1а 1))5-ci -b u|+Ua+b ). IT) Сигнал навыходе-интегратора 9 измен етс до тех пор, пока на его вхог де установитс нуль, т.е. до выполнени услови За счет обратной св зи, осуи4ествл емой с помощью интегратора 9, JB устройстве автоматически поддерживаетс выполнение услови (8). С учетол формулы (7) при выполнении услови (8) сигнал Uj соответствует значению одного из кор най приведенного квадратного уравнени (4). Этот сигнал поступает на выход . 13 устройства. Таким образом, предлагаемое устройство позвол ет выполн ть операции как умножени , так и нахождени корней приведенного квадратного уравнени . Однако в отличие от известного вычислени осуздеств/1 ютс автоматически и с большим быстродействием. Формула изобретени Устройство дл умножени электрических сигналов, содержащее два согласующих усилител , входы которых соответственно вл ютс первым и вторым входами устройства, первый сумматор, первый и второй входы которого соответ ственно подключены к выходам первого и второго согласующих усилителей, три, квадратора, вход первого квадратора под-, кдючен к выходу первого сумматора, о т личающеес тем, что, с целью повышени быстродействи , в него введены второй сумматор, интегратор и переключатель , входы второго и третьего кваараторов соответственно подключены к выходам первого и второго -согласующих усилителей, а выходы первого, второго и третьего квадраторов соответстве.нно подключены к первому, второму и третьему входам второго сумматора, пр мой выход которого вл етс первым выходом устройства, инверсный выход сумматора подключен к первому входу переключател , первый выход которого подключен к входу интегратора, выход интегратора вл етс вторым выходом устрой-, ства и подключен ко второму входу переключател , второй выход KOTORoro подключен к третьему входу первого сумматора. Источники информации, прин тые во внимание при экспертизе 1. Авторское-свидетельство СССР № 586464, кл. И 06(5 7/16, 1976. The goal is achieved by the fact that in a known device for multiplying signals containing two matching amplifiers whose inputs are respectively the first and second inputs of the device, the first adder, the first and second inputs of which are respectively connected to the outputs of the first and second matching amplifiers, the quadr the input of the first quadr is connected to the output of the first adder, the second adder, the integrator and the switch are entered, the inputs of the second and third quadrants are respectively connected to the outputs of the first and the second matching amplifiers, and the output of the first, second and third quadrants, respectively, are connected to the second, second and third inputs of the second adder, the direct output of which is the first output of the device, the inverse output of the adder is connected to the first input of the switch, the first output of which is connected to The integrator input, the integrator output is the second output of the device and is connected to the second switching input. bodies, the second output of which is connected to the third input of the first adder. The drawing shows a functional diagram of an apparatus for multiplying electrical signals. The device for multiplying electrical signals contains two matching amplifiers 1 and 2, three quadrants 3,4 and 5, two adders 6 and 7, a switch 8 and an integrator 9, the first input 10 of the device, the second input 11 of the device, the first code 12 of the device and. second output 13 of the device. The inputs of matching amplifiers 1 and 2, respectively, are inputs 10 and. 11 devices, and the codes connected to the inputs of quadrants 4 and 5 and the first and second adders 6. The output of the adder b is connected to the input of the quad 3, and the inverting codes of quadrants 4 and 5 are connected to the inputs of the sum of TCF 7. A non-inverting code. Adder 7 is the device's first code 12, and the inverting output of the adder 7 is connected to the first input of the switch 8. The first switch code 8 is connected to the integrator input 9, the integrator's output 9 is the device's 13 code and connected to the second input of the switch. 8. The second code of switch 8 is connected to the third input of the first adder 6. The device operates as follows. “In the position of switch 8 shown in the drawing, integrator 9 disconnects from the inverting output cjrMMa mountain 7 and from. The third input of the adder 6 To the inputs 10 and 11 of the device, according to signals, e and b, respectively, to be multiplied, which through matching amplifiers 1 and 2 are fed to the inputs of quadrants 3, 4, 5. At the outputs of quadrants 4 and 5, signals Uft are formed, respectively, equal to squares received at their inputs signals. U. "1. Vb .. At the output of the quadrant 3, the signal Uj is equal to the square of the sum of signals a and b, received at its input OUSE-CO bA (a) The signals from the output of quadrant 3 and from the inverting outputs of the quadrants 4 and b are fed to the inputs adder 7. At the output of adder 7, a signal is generated equal to the sum of the signals arriving at its inputs, which is fed to the output 12 of the device. Considering the fact that the inverting outputs of quadrants 4 and 5 are used, the signal U is defined by U YU -VJ. 14) subject to equations (1) and (2) semi. Thus, at the output 12 of the device, a signal is generated that is proportional to the product of the input signals, i.e. the device performs the operation of multiply in the switch 8 position opposite to that shown in the drawing, the integrator 9 is connected with its input to the inverting output of the adder 7, and the output to the third input of the adder 6. The inputs O and 11 of the device receive the signals O and b. proportional to the coefficients p and from the reduced quadratic equation of the form, (4) The values of q and t satisfy the conditions) Р ХОЬ- Like the ia of the previous case, the signals supplied to the device input through matching amplifiers 1 and 2 are fed to the inputs of quadrants 3, 4 and 5. In addition, the output of the adder S receives a variable signal Of from the integrator output .9. Thus, the output of the adder 6 is the sum of the signals from the inputs of the device and from the output of the integrato. 9. Therefore, at the output of quadrant 3, a signal U is formed, which is equal to the square of the sum of the signals U () nabmu b 0s received at its input. At the outputs of the quarators 4 and 5, as in the previous case, signals and and UQ are formed, which are defined by raenshgams ( 1), which together with the signal U are fed to the adder 7. At the output of the adder 7, the signal U- is formed. Taking into account formulas (1) and (6), we obtain 0 0 -0 - and l b and | 1bN1a 1)) 5-ci -b u | + Ua + b). IT) The signal of the integrator output 9 is changed until zero is established at its input, i.e. before the fulfillment of the condition Due to the feedback that is implemented by the integrator 9, the JB device is automatically supported by the fulfillment of the condition (8). With account of formula (7), when condition (8) is fulfilled, the signal Uj corresponds to the value of one of the roots of reduced quadratic equation (4). This signal goes to the output. 13 devices. Thus, the proposed device allows the operations of both multiplying and finding the roots of a reduced quadratic equation. However, in contrast to the well-known calculation of Oshodities / 1, they are automatically and with great speed. The invention The device for multiplying electrical signals, containing two matching amplifiers, whose inputs are respectively the first and second inputs of the device, the first adder, the first and second inputs of which are respectively connected to the outputs of the first and second matching amplifiers, three quadrants, the input of the first quad is connected to the output of the first adder, which is due to the fact that, in order to increase speed, a second adder, an integrator and a switch, and inputs of the second and third kvar are entered into it The toros are respectively connected to the outputs of the first and second-matched amplifiers, and the outputs of the first, second and third quadrants are respectively connected to the first, second and third inputs of the second adder, the direct output of which is the first output of the device, the inverse output of the adder is connected to the first the input of the switch, the first output of which is connected to the input of the integrator, the output of the integrator is the second output of the device and is connected to the second input of the switch, the second output of the KOTORoro is connected to the third in the course of the first adder. Sources of information taken into account in the examination 1. Copyright certificate of the USSR No. 586464, cl. And 06 (5 7/16, 1976.
2. Авторское свидетельство СССР № 64273О, кл. (506С5 7/16, 1977 (прототип)2. USSR author's certificate number 64273O, cl. (506С5 7/16, 1977 (prototype)