SU627489A1 - Step-linear extrapolator - Google Patents
Step-linear extrapolatorInfo
- Publication number
- SU627489A1 SU627489A1 SU762431523A SU2431523A SU627489A1 SU 627489 A1 SU627489 A1 SU 627489A1 SU 762431523 A SU762431523 A SU 762431523A SU 2431523 A SU2431523 A SU 2431523A SU 627489 A1 SU627489 A1 SU 627489A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- digital
- output
- register
- shift register
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к экстраполирующим усгройствам, используемым преимущественно в измерительной и вычислительной технике дл ступенчато-линейной экстрапол ции функций, задаваемых цифровым кодам ординат, следующими через равные промежутки изменени аргумента, с представлением результата экстрапол ции аналоговом виде.The invention relates to extrapolating devices used primarily in measuring and computing technology for step-linear extrapolation of functions defined by digital ordinate codes, following at regular intervals in the argument, with the presentation of the result of extrapolation to an analog form.
Известен экстрапол тор, содержащий два интегратора, четыре блока посто твых коэффициентов, два сумматора, блок запаздывани и соответствующие св зи между ними 1 .An extrapolator is known that contains two integrators, four blocks of constant coefficients, two adders, a block of delay, and the corresponding links between them 1.
Недостатками этого экстрапол тора stbл ютс сложность устройства и низка точность осуществлени операции экстраполировани .The disadvantages of this extrapolator stb are the complexity of the device and the low accuracy of the extrapolation operation.
Наиболее близким по технической сущности к рассматриваемому вл етс экстрапол тор , содержащий первый сдвиговой регистр, першлй информационный выход которого через первый цифро-аналоговый прео азователь подключен к первому входу цифро-аналогового блока умножени , The closest in technical essence to the one under consideration is an extrapolator containing the first shift register, the first information output of which is connected to the first input of the digital-analog multiplication unit through the first digital-analogue converter,
второй вход которого соединен с выходом второго цифро-аналогового преобразовател третий вход цнфро -аналогового блоКа умножени подключен к выходу регистра, второй информационный выход первого сдвигового регистра соединен с информационным входом второго сдвигового регистра 2 .the second input of which is connected to the output of the second digital-to-analog converter; the third input of the digital-analog multiplication unit is connected to the output of the register; the second information output of the first shift register is connected to the information input of the second shift register 2.
Недостатком этого экстрапол тора вл етс низка точность работы устройства.The disadvantage of this extrapolator is the low accuracy of the device.
Целью изобретени вл етс повышение точности выполнени операции экстрапош ции .The aim of the invention is to improve the accuracy of the extrapolation operation.
Цель достигаетс тем, что в устрой- ство дополнительно введен сумматор-вы- . читатель, первый вход которого соединен с первым ВЫХОДОМ первого сдвигового регистра, второй вход сумматора-вычнтаТел подюпочен к выходу второго сдвигового регистра, выход сумма тора-вычитс тел соединен со входом второго пифроаналогового преобразовател .The goal is achieved by adding an adder-you- to the device. the reader, the first input of which is connected to the first OUTPUT of the first shift register, the second input of the adder-deduction body is connected to the output of the second shift register, the output is the sum of the torus-subtraction of the bodies connected to the input of the second pythro-analogue converter.
На чертеже изображена структурна схема устройства.The drawing shows a block diagram of the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762431523A SU627489A1 (en) | 1976-12-14 | 1976-12-14 | Step-linear extrapolator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762431523A SU627489A1 (en) | 1976-12-14 | 1976-12-14 | Step-linear extrapolator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU627489A1 true SU627489A1 (en) | 1978-10-05 |
Family
ID=20687192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762431523A SU627489A1 (en) | 1976-12-14 | 1976-12-14 | Step-linear extrapolator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU627489A1 (en) |
-
1976
- 1976-12-14 SU SU762431523A patent/SU627489A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU627489A1 (en) | Step-linear extrapolator | |
SU1335994A1 (en) | Integrator with reproduction of internal variations | |
SU591861A1 (en) | Functional converter | |
SU521563A1 (en) | Device for converting binary code with scaling | |
SU834698A1 (en) | Square root computing device | |
SU636654A1 (en) | Functional shaft angular position-to-numeric code converter | |
SU1137485A1 (en) | Analog computing device | |
SU691909A1 (en) | Angle to code converter | |
SU894705A1 (en) | Squaring device | |
SU1108441A1 (en) | Digital function generator | |
SU794634A1 (en) | Device for multiplying series code by fractional factor | |
SU488224A1 (en) | Logarithmic function converter | |
SU739544A1 (en) | Digital correlator | |
SU1030807A1 (en) | Spectrum analyzer | |
SU501369A1 (en) | Multichannel measuring system | |
SU705455A1 (en) | Device for computing trigonometric functions | |
SU1718243A1 (en) | Device for calculating polar angle | |
SU736122A1 (en) | Multiplier-divider | |
SU781818A1 (en) | Sine and cosine computing device | |
SU710044A1 (en) | Device for solving simultaneous algebraic equations | |
SU1481752A1 (en) | Computer of function y equals square root of square a plus square b | |
SU862151A1 (en) | Sine-to-cosine converter | |
SU633015A1 (en) | Exponential function computing arrangement | |
SU429431A1 (en) | INTEGRATOR | |
SU1265764A1 (en) | Purpose-oriented processor for calculating values of simple functions |