SU627489A1 - Step-linear extrapolator - Google Patents

Step-linear extrapolator

Info

Publication number
SU627489A1
SU627489A1 SU762431523A SU2431523A SU627489A1 SU 627489 A1 SU627489 A1 SU 627489A1 SU 762431523 A SU762431523 A SU 762431523A SU 2431523 A SU2431523 A SU 2431523A SU 627489 A1 SU627489 A1 SU 627489A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
digital
output
register
shift register
Prior art date
Application number
SU762431523A
Other languages
Russian (ru)
Inventor
Евгений Сергеевич Потапов
Original Assignee
Московское Ордена Ленина И Ордена Трудового Красного Знамени Высшее Техническое Училище Имени Н.Э.Баумана
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московское Ордена Ленина И Ордена Трудового Красного Знамени Высшее Техническое Училище Имени Н.Э.Баумана filed Critical Московское Ордена Ленина И Ордена Трудового Красного Знамени Высшее Техническое Училище Имени Н.Э.Баумана
Priority to SU762431523A priority Critical patent/SU627489A1/en
Application granted granted Critical
Publication of SU627489A1 publication Critical patent/SU627489A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Description

Изобретение относитс  к экстраполирующим усгройствам, используемым преимущественно в измерительной и вычислительной технике дл  ступенчато-линейной экстрапол ции функций, задаваемых цифровым кодам ординат, следующими через равные промежутки изменени  аргумента, с представлением результата экстрапол ции аналоговом виде.The invention relates to extrapolating devices used primarily in measuring and computing technology for step-linear extrapolation of functions defined by digital ordinate codes, following at regular intervals in the argument, with the presentation of the result of extrapolation to an analog form.

Известен экстрапол тор, содержащий два интегратора, четыре блока посто твых коэффициентов, два сумматора, блок запаздывани  и соответствующие св зи между ними 1 .An extrapolator is known that contains two integrators, four blocks of constant coefficients, two adders, a block of delay, and the corresponding links between them 1.

Недостатками этого экстрапол тора stbл ютс  сложность устройства и низка  точность осуществлени  операции экстраполировани .The disadvantages of this extrapolator stb are the complexity of the device and the low accuracy of the extrapolation operation.

Наиболее близким по технической сущности к рассматриваемому  вл етс  экстрапол тор , содержащий первый сдвиговой регистр, першлй информационный выход которого через первый цифро-аналоговый прео азователь подключен к первому входу цифро-аналогового блока умножени , The closest in technical essence to the one under consideration is an extrapolator containing the first shift register, the first information output of which is connected to the first input of the digital-analog multiplication unit through the first digital-analogue converter,

второй вход которого соединен с выходом второго цифро-аналогового преобразовател  третий вход цнфро -аналогового блоКа умножени  подключен к выходу регистра, второй информационный выход первого сдвигового регистра соединен с информационным входом второго сдвигового регистра 2 .the second input of which is connected to the output of the second digital-to-analog converter; the third input of the digital-analog multiplication unit is connected to the output of the register; the second information output of the first shift register is connected to the information input of the second shift register 2.

Недостатком этого экстрапол тора  вл етс  низка  точность работы устройства.The disadvantage of this extrapolator is the low accuracy of the device.

Целью изобретени   вл етс  повышение точности выполнени  операции экстрапош ции .The aim of the invention is to improve the accuracy of the extrapolation operation.

Цель достигаетс  тем, что в устрой- ство дополнительно введен сумматор-вы- . читатель, первый вход которого соединен с первым ВЫХОДОМ первого сдвигового регистра, второй вход сумматора-вычнтаТел  подюпочен к выходу второго сдвигового регистра, выход сумма тора-вычитс тел  соединен со входом второго пифроаналогового преобразовател .The goal is achieved by adding an adder-you- to the device. the reader, the first input of which is connected to the first OUTPUT of the first shift register, the second input of the adder-deduction body is connected to the output of the second shift register, the output is the sum of the torus-subtraction of the bodies connected to the input of the second pythro-analogue converter.

На чертеже изображена структурна  схема устройства.The drawing shows a block diagram of the device.

Claims (2)

Устройство содержит сдвиговые регистры 1,2, регис-.р 3, комбинационный суммагор-«ычитвгель 4, иаентичные цифроаналоговые преобразователи 5, 6, цифроаналоговый блок 7 умножени . Устройство имеет также вход 8 копа ординат экстраполируемой функции, вход 9 импульса конца очередного экстрапол инИе вход 1р копа упрежденного значени  аргумента и выход 11 экстра пол тора , на котором в виде аналогового напр жени  получаютс  значени  эксграпо« лируемой функции. Устройство работает следующим обраВ рабочем режиме очередным импульсом конца интервала экстрапол ции, поступакндего на вход 9, осуществл етс  перенос содержимого сдвигового регистра 1 : в сдвиговой регистр 2 с одновременным приемом кода очередной ординаты экстра-. полируемой функции через вход 8 в сдвиговой регистр 1. После окончани  переходных процессов в сдвиговом регистре 1 и комбинационном сумма торе-вычи та теле 4 на выходе последукйпего устанавливаетс  код пропорциональной разности двух ординат экстраполируемой функции. Цифро-аналоговое множительное усгройсгво исполн етс  из последовательно соединенных цифро-аналогового преобразовагел  и суммирующего устройства. Если в регистр 3 занесено число , то напр вкение на выходе U, Ug-U,- Есутажевр гнсгр 3 занесено число Мц О , то выходное напр жение U,, 62 94 Переход к слслующеиму интервалу экстрапол ции осуществл етс  подачей импульса конца очередного интервала экс фапол5шии на вход 9. Формула изобретени  Ступенчато-линейный экстрапол тор, содержащий первый сдвиговый регистр, первый информационный выход которого через первый цифро-аналоговый преобразователь подключен к первому входу цифро-аналогового блока умножени , второй вход которого соединен с выходом второго цифро-аналогового преобразовател , третий вход цифро-анплогового блока умножени  подключен к выходу регистра, второй информационный выход первого  в гатела регистра соединен с йнформационным входом второго вигового регистра, о т л и ч,а ю щ и и с   тем, что, с. целью повышени  точно сти выполнение операции экстрапол1Йдии, в у сторйство дополнительно введен сумматор-вычи га гель, первый вход которого .соединен с первым выходом первого сдвигового регистра, вто- , рой вход сумматора-вычигате   подклк чен к иыходу второ о сдвигового регистр ра, выход сумматора-вычи та гел  сое;1инен со входом второго цифро- аналогового преобразовател . Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР м, 221947, кло G Q6 Q 7/ЗО, 17.О8.68, The device contains shift registers 1,2, regis-.p 3, a combination of sum-ups and readings 4, and analogous digital-to-analogue converters 5, 6, digital-analogue block 7 multiplication. The device also has an input 8 copes the ordinates of the extrapolated function, an input 9 for the pulse of the end of the next extrapol and an input 1p cop for the predicted value of the argument, and an output 11 for the extra half a half, for which the values of the exgraded function are obtained as analog voltage. The device operates as follows: with the next pulse of the end of the extrapolation interval, received at the input 9, the contents of the shift register 1 are transferred: in the shift register 2 with simultaneous reception of the code of the next ordinate extra-. the polished function through the input 8 in the shift register 1. After the end of the transient processes in the shift register 1 and the combination sum of the torus-calculator body 4, the code for proportional difference of two ordinates of the extrapolated function is set. A digital-to-analog multiplier is executed from a series-connected digital-to-analog converter and a summing device. If a number is entered in register 3, then the voltage at output U, Ug-U, - Ysutazhevr ngrgr 3 is entered in the number Mc O, then the output voltage U ,, 62 94 a formula of the invention. A step-linear extrapolator containing the first shift register, the first information output of which through the first digital-to-analog converter is connected to the first input of the digital-analog multiplication unit, the second input of which is connected to the output m of the second digital-to-analog converter, the third input of the digital-analog multiplication unit is connected to the register output, the second information output of the first register register is connected to the information input of the second vigovy register, so that with. In order to improve the accuracy of the extrapolation operation, an adder-calculator gel was additionally entered into the device, the first input of which is connected to the first output of the first shift register, the second, swarm input of the adder is connected to the second shift register, the output adder-calculus gel; 1inen with the input of the second digital-to-analog converter. Sources of information taken into account in the examination: 1. USSR Copyright Certificate m, 221947, Clo G Q6 Q 7 / DA, 17.O8.68, 2. Авторское свидетельство СССР 37О611, кл. Q Об F 15/34, 15.11-73.2. USSR author's certificate 37O611, cl. Q About F 15/34, 15.11-73.
SU762431523A 1976-12-14 1976-12-14 Step-linear extrapolator SU627489A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762431523A SU627489A1 (en) 1976-12-14 1976-12-14 Step-linear extrapolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762431523A SU627489A1 (en) 1976-12-14 1976-12-14 Step-linear extrapolator

Publications (1)

Publication Number Publication Date
SU627489A1 true SU627489A1 (en) 1978-10-05

Family

ID=20687192

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762431523A SU627489A1 (en) 1976-12-14 1976-12-14 Step-linear extrapolator

Country Status (1)

Country Link
SU (1) SU627489A1 (en)

Similar Documents

Publication Publication Date Title
SU627489A1 (en) Step-linear extrapolator
SU1335994A1 (en) Integrator with reproduction of internal variations
SU591861A1 (en) Functional converter
SU521563A1 (en) Device for converting binary code with scaling
SU834698A1 (en) Square root computing device
SU636654A1 (en) Functional shaft angular position-to-numeric code converter
SU1137485A1 (en) Analog computing device
SU691909A1 (en) Angle to code converter
SU894705A1 (en) Squaring device
SU1108441A1 (en) Digital function generator
SU794634A1 (en) Device for multiplying series code by fractional factor
SU488224A1 (en) Logarithmic function converter
SU739544A1 (en) Digital correlator
SU1030807A1 (en) Spectrum analyzer
SU501369A1 (en) Multichannel measuring system
SU705455A1 (en) Device for computing trigonometric functions
SU1718243A1 (en) Device for calculating polar angle
SU736122A1 (en) Multiplier-divider
SU781818A1 (en) Sine and cosine computing device
SU710044A1 (en) Device for solving simultaneous algebraic equations
SU1481752A1 (en) Computer of function y equals square root of square a plus square b
SU862151A1 (en) Sine-to-cosine converter
SU633015A1 (en) Exponential function computing arrangement
SU429431A1 (en) INTEGRATOR
SU1265764A1 (en) Purpose-oriented processor for calculating values of simple functions