SU591861A1

SU591861A1 - Functional converter

Info

Publication number: SU591861A1
Application number: SU762386757A
Authority: SU
Inventors: Анатолий Леонидович Рейхенберг; Раиса Яковлевна Шевченко
Original assignee: Rejkhenberg Anatolij Leonidovi; Shevchenko Raisa Yakovlevna
Priority date: 1976-07-12
Filing date: 1976-07-12
Publication date: 1978-02-05

Description

(54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ(54) FUNCTIONAL CONVERTER

Изобретение относитс к цифровой вычислительной технике и может быть использовано дл аииаратной реализации вычислени частного от суммы и разности квадратов двух аргументов на один из них в управл ющих илн вычислительных системах.The invention relates to digital computing and can be used to implement the computation of the quotient of the sum and difference of the squares of two arguments for one of them in control or computing systems.

Известно устройство дл функционального гфеобразо аии , в частности, дл вычислени функции частного от делени произведени на сумму, цифровой вычислитель которого содержит счетчик, квадратор, схемы переноса, элементы ИЛИ, сумматор, линии задержки н источники числовой последовательности 1.A device for functional HF imaging is known, in particular, for calculating the function of the quotient of dividing the product by the sum, the digital calculator of which contains a counter, a quadrant, transfer schemes, OR elements, an adder, delay lines and sources of numeric sequence 1.

Наиболее близким по технической сущности к нзобретению вл етс цифровое устройство дл рещений уравнений вида Z Х + Y, содержащее первый сумматор-вычитатель, первый регистр сдвига, блок анализа состо ни с мматора. блок управлени , причем выход первого су 1матора-бьгч1ггател соединен со входом блока анализа состо ни сумматора, нерBh )iii выход котором подключен ко входу блока правлени , а второй выход блока анализа состо ни сумматора соединен с первым входом первого сумматора-вычитател , второйвход которого соединен с первым выходом блока управлени , второй выход которого подключен к первому входу первого регистра сдвига , второй вход которого соединен с первым входом устройства, а третий вход первого регистра сдвига подключен к его выходу и третьему входу первого сумматора-вычитател The closest in technical essence to the invention is a digital device for solving equations of the form Z X + Y, containing the first adder-subtractor, the first shift register, the state analysis block from the mmator. a control unit, wherein the output of the first ciphering device is connected to the input of the adder state analysis unit, where the output is connected to the input of the control unit, and the second output of the adder state analyzing unit is connected to the first input of the first adder, the second input of which is connected with the first output of the control unit, the second output of which is connected to the first input of the first shift register, the second input of which is connected to the first input of the device, and the third input of the first shift register is connected to its output and mp temu input of the first adder-subtractor

Однако эти устройства не предназначены дл вычислени частного от делени суммы и разности квадратов двух аргументов на одни из аргументов.However, these devices are not intended to calculate the quotient of dividing the sum and difference of the squares of the two arguments into one of the arguments.

Целью изобретени вл етс расширение класса преобразуемым функций - одновременное вычисление функции делени су.ммы и разности квадратов двух аргументов на один из аргументов.The aim of the invention is the extension of the class of convertible functions — the simultaneous calculation of the function for dividing the sum and the difference of the squares of the two arguments by one of the arguments.

Дл этого в устройство введен второй регистр сдвига, второй и третий сумматоры-вычитатели . Первые входы второго и третьегч) сумматоров-вычитателей соединены со вторым выходом блока анализа состо ни сумматора, вторые входы второго и третьего сумматороввычитателей подключены к первому выходу блока управлени , второй выход которого соединен с первым входом второго регистра сдвига , второй вход которого соединен со вт-рым входом устройства н четвертым входом нервого сумматора-вычитател . Третий входTo do this, the second shift register, the second and third subtractors, are entered into the device. The first inputs of the second and third frequency adders-subtractors are connected to the second output of the adder state analysis unit, the second inputs of the second and third adders of the readers are connected to the first output of the control unit, the second output of which is connected to the first input of the second shift register eye input device n the fourth input of the nerve adder-subtractor. Third entrance

второго регистра сдвига соединен с его выходом н третьими второго и третьего еумматоров-в|,1Ч11тате,, четвертые входы которых подключены к первому входу уетройства .The second shift register is connected to its output and the third of the second and third eummators, in | 1H11tat, whose fourth inputs are connected to the first input of the device.

На черюже приведена схема функционального нрео6|)азовател .The drawing shows a diagram of the functional carrier 6 |) azovatel.

Ф нкн11ональный преобразователь содержит сумматоры-вычитатели 1-3, регистры 4-5 сдвига, блок 6 анализа состо нпн сумматора и блок 7 управлени . Выход сумматора-вычитател соединен со входом б/юка 6, второй выход которого соединен с первыми входами сумматоров-вычитателей I -3. а нервый выход - со входом блока 7. Первый выход блока 7 соединен со вторыми входами сумматоров-вычитателей 1-3, а второй выход - с первыми входами регистров 4, 5 сдвига.The fncdonal converter contains adders-subtractors 1-3, shift registers 4-5, unit 6 for the analysis of the state of the adder state and block 7 for control. The output of the adder-subtractor is connected to the input of the b / a 6, the second output of which is connected to the first inputs of the adders-subtractors I-3. and the nerve output is with the input of block 7. The first output of block 7 is connected to the second inputs of adders-subtractors 1-3, and the second output - to the first inputs of registers 4, 5 of the shift.

Первый вход функционального преобразовател дл аргумента X соединен со вторым входом регистра 4 сдвига. Второй вход функционального преобразовател дл аргумента Y соединен сО вторым входом регистра 5 сдвига . Выход регистра 4 соединен со своим третьим входом и третьим входом сумматоравычитател 1. Выход регистра 5 сдвига соединен со своим третьи.м входом н третьими входами сумматоров-вычитателей 2, 3. Первый вход функционального преобразовател также соединен с четвертыми входами сумматороввычитателей 2, 3, а второй вход - с четвертым входом сумматора-вычитател 1. Выходами функционального преобразовател вл ютс дл функции частного от делени суммы квадратов двух аргументов на первый аргумент - выход су.м.матора-вычитател 2, дл функции частного от делени разности квадратов двух аргументов на первый аргумент - выход су.м.матора-вычитател 3.The first input of the function converter for argument X is connected to the second input of the shift register 4. The second input of the functional converter for the argument Y is connected with the second input of the shift register 5. The output of the register 4 is connected to its third input and the third input of the totalizer 1. The output of the 5 shift register is connected to its third input and the third inputs of the adders-subtractors 2, 3. The first input of the functional converter is also connected to the fourth inputs of the adders and 2, 3, and the second input is with the fourth input of adder-subtracter 1. The outputs of the functional transducer are for the private function of dividing the sum of squares of the two arguments by the first argument — the output of the submultiplier-subtractor 2 deleterious by dividing the difference of the squares of two arguments to the first argument - the output of the subtracter 3-su.m.matora.

Вычислени в функциональном преобразователе основаны на разностно-итерационном алгорит.ме из системы рекуррентных соотношений , например дл двоичной системы счислени .The calculations in the functional converter are based on a difference-iterative algorithm from the recurrence system, for example, for a binary number system.

Пере.:1 началом работы регистры 4, 5 сдвига и сумматоры-вычитатели 1-3 устанавливаютс в нулевые состо ни . Затем в регистр 4 сдвига и в су.мматоры-вычитатели 2-3 заноситс аргумент X, а в регистр 5 сдвига и в сумматор-вычитатель 1 заноситс аргумент Y. С выходов блока 7 управлени начинают поступать тактовые импульсы, которые сдвигают содержани регистров 4, 5 сдвига на j разр дов вправо от зап той в j-ой итерации (приче.м старший разр д в этом случае устанавливаетс в иуль) и продвигают сдвинутые значени на соответствуюшие входы сумматорсльвычитателей 1-3. В последних, в зависимости от знака содержани сумматора-вычитател 1 (т. е. от значени очередной цифры оператора q.,-). выпо;1н етс с.10жение или вычитание. При q, -f 1 в сумматорах-вычитател х 1 и 3 выио.пшетс вычитание, в сум.маторе-вычитателе I выполн етс сложение. При q -I режим их работы мен етс на обратный. В блоке 6 ана.шза состо ни сум.матора производитс запоминание знака результата нредыдушей итерации в сумматоре-вычитателе 1 (т. е. формирование очередной цифры qj), а также момент изменени этой цифры. В последнем случае (т. е. при изменении знака результата предыдущей итерации) вырабатываетс команда перехода к следующей итерации с номером j на единицу больше.Trans.: 1 start of operation, the shift registers 4, 5 and subtractors 1-3 are set to zero conditions. Then, the argument X is entered into the shift register 4 and the subtractors 2-3 sums, and the argument Y is entered into the shift register 5 and the subtractor 1. The outputs of the control unit 7 start to receive clock pulses that shift the contents of the registers 4, The 5th shift by j bits to the right of the comma in the jth iteration (where the highest bit in this case is set to iul) and push the shifted values to the corresponding inputs of the summation of readers 1–3. In the latter, depending on the sign of the content of adder-subtractor 1 (i.e., on the value of the next digit of the operator q., -). It turns out to be a p. 10 reduction or subtraction. With q, -f 1 in adders-subtractors 1 and 3, the subtraction is subtracted, in sum-subtractor I, addition is performed. With q -I, their mode of operation is reversed. In block 6, ana. In the latter case (i.e., if the sign of the result of the previous iteration changes), a command is generated to proceed to the next iteration with the number j by one more.

В случае, когда содержание сумматора-вычитател 1 разно нулю, блок 6 анализа состо ни сумматора выдает сигнал останова на блок 7 управлени и последний перестает выдавать тактовые импульсы на следующей итерации , так как процесс вычислеии закончен. Сравнительные испытани функционального преобразовател показали, что он позвол ет одновременно вычислить функции 4-(Х2 + + У2) н --() в одном итерационномIn the case when the content of adder-subtractor 1 is different to zero, the adder state analysis block 6 outputs a stop signal to control block 7 and the latter stops outputting clock pulses at the next iteration, as the computation process is completed. Comparative tests of the functional converter showed that it allows you to simultaneously calculate the functions 4- (X2 + + Y2) n - () in one iteration

процессе, длительность которого, значительно меньше времени вычислени даже одной из указанных функций традиционными техническими средствами при сравнимых аппаратурных затратах.process, the duration of which is much less than the computation time of even one of the indicated functions by traditional technical means at comparable hardware costs.

Claims

1. USSR author's certificate number 467348, cl. G 06 F 7/38, 1973.

2. USSR author's certificate number 453697, cl. O 06 F15 / 32, 1973.