Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в шфровых системах контрол и управлени . Известно устройство дл сравнени дво ичных чисел с допусками, содержащее, элементы И, НЕ, регистры , сумматоры jl. Недостатком этого устройства вл етс то, что оно не позвол ет выполн ть классификацию измер емого значени параметра по зонам (градаци м). Наиболее близким по технической сущности к предложенному изобретению вл етс устройство, содержащее элементы И, И-ИЛИ-НЕ, триггер, счетчики, реверсивны счетчик, схемы сравнени , блок пам ти, причем первый вход управлени устройств соединен с первыми входами первого, второго и третьего элементов И, первым . входом управлени реверсивного счетчика и со входом управлени блока пам ти, вы ходы которого подключены к первым входам первой и второй схем сравнени , вторые входь которых соединены с выходами первого счетчика и реверсивного счетчика соответственно, второй вход первого элемента И подключен ко второму входу управлени устройства, а выход - к информационному входу реверсивного счетчика и первого счетчика, выход первой схемы сравнени соединен со входом управлени первого счетчика и с информационным входом второго счетчика, выходы которого подключены ко входам группы элементов И 2, Недостатком известного устройства вл етс малое быстродействие, так как в нем быстродействие зависит от величины кода параметра, когда значение кода na раметра ниже нижней границы пол допуска и от величины нижней границы пол допуска, когда значение кода параметра выше нижней границы пол допуска. Цель изобретени - повышение быстродействи устройства. Поставленна цель достигаетс тем, что в устройстве первый выход второй озсемы сравнени соединен с первым вхо- дом элемента И-ИЛИ-НЕ. и со вторым вхо дом второго элемента И, второй выход второй схемы сравнени подключен ко вто рому входу элемента И-41ЛИ-НЕ в ко вто рому входу третьего элемента И, выходы второго и третьего элементов И соединены со входами установки триггера в единичное и нулевое состо ние соответственно , пр мой выход триггера подключен к третьему входу элемента И-ИЛИ-НЕ н ко второму входу управлени реверсивного счетчика, инверсный выход триггера соединен с четвертым входом элемента И- ИЛИ-НЕ и с третьим входом управлени реверсивного счетчика, выход элемента И ИЛИ-НЕ подключен к управл ющим входам группы элементов Инк третьему входу первого элемента И, На чертеже представлена блок-схема устройства содержащего реверсивный счет ЧЕК 1, элемент И 2, схемы сравнени 3, 4, блок пам ти 5, счетчики 6, 7, группу элементов И 8, триггер 9, элемент ИИЛИ-НЕ 10, элементы И 11, 12, выходные шины 13,. 14, 15, входные шины 16, 17,-18, 19. Устройство работает следующим образом . Информаци о измер емом значении параметра в виде кода, поступающа по входной шине 16, записываетс в пр мом коде в реверсивный счетчик 1 сигналом, поступающим по шине 17. Этим же сигаалом открываетс первый элемент И 2, а также записываютс в блок пам ти 5 коды , поступающие по входной шине 19 и эти коды соответствуют номинальному зна чению параметра и одной градации. В схеме сравнени 4 происходит сравнение кодов номинальногчэ значени параметра , поступающего из блока пам ти 5 и измер емого значени параметра, поступающего из реверсивного счетчика 1 в ре зультат сравнени кодов заноситс в т|эдг гер 9 сигналом по вхошюй шине 17 через элементы И 11, 12. При значении кода измер емого значени меньше номинального значени параметра сигнал с пр мого выхода схемы ср/лвнени 4 устанавливает триггер 9 в положение, обеспечивающее работу реверсивного счетчикп 1 в режиме сложени и поступаюихий на выходную шину 14, сигнализиру о том, что код измер емого значени пopr мeтpa меньше номинального . Последовательность тактирующих импульсов по входной шине 18 через открытый элемент И 2 поступает инфс ;рмационный вход ре зер ;ивно1ю счетчика 1, работающего в данном случае на сложение. Результат сравниваетс схемой сравнени 4 с кодом номинального значени параметра , поступающего из блока пам ти 5. Последовательность тактирующих импульсов , поступающа на информационный вход реверсивного счетчика 1 одновременно поступает на информационный вход счетчика 6, значение кода которого периодически сравниваетс схемой сравнени 3 с кодом одной градации, поступающим из блока пам ти 5, Результат сравнени в виде сигнала с выхода схемы сравнени 3 поступает на информационный вход счетчика 7 и на вход установки в нулевое состо ние рчетчика 6. Этот процесс повтор етс периодически до тех пор, пока на информационном входе счетчика 6 существует последователшость тактирующих импульсов. При превышении кода реверсивного счетчика 1 над номинальным значением в схеме сравнени 4 сигнал с её пр мого выхода .измен ет свое значение на противоположное , в результате чего срабатывает логический элемент И-41ЛИ-НЕ 10 и высокий уровень с его выхода закрывает элемент М 2, прекраща поступление тактирующих импульсов на информационный вход реверсивного счетчика 1. Одновременно сигнал с выхода элемента И-41ЛИ-НЕ 10 поступает на вход группы элементов И 11, на второй вход которой поступает код счетчика 7 и при их совпадении код, соответствующей градации поступает на выход 15 устройства. Таким образом, определ етс величина кода параметра в градаци х относительно номинального значени и его знак, который в данном случае меньше о ч.ем свидетельствует сигнал на выходе 14. Если код измер емого значени параметра находитс в пределах пол допуска или за полем допуска, но больше номинального значени параметра, то на пр мом выходе схемы сравнени 4 возникает низкий уровень. Сигнал с инверсного выхода схемы сравнени 4 устанавливает триггер 9 в положение, обеспечивающее работу реверсивного счетчика 1 в режиме вычитани и поступающий на выход 13 сигнализиру , что код измер емого значени параметра больше номинального . Последовательность тактирующих импульсов, аналогично предыдущему, поступает на информационный вход реверсивного счетчика 1, работающего в данном случае на вычитание п сравниваетс схемой сравнени 4 с кодом номинального значени параметра, поступающего на . блока пам ти 5. При достижении соотношени кодов в схеме сравнени 4 сигнал с его .пр мого выхода измен ет свое значение на противоположное, в результате срабатывает элемент 10, закрыва элемент И 2, поступление тактирующих импульсов на информационный вход реверсивного счетчика прекращаетс . Таким образом, н в этом случае определ етс величина кода параметра в градаци х и его знак. Принима во внимание, что величина пол допуска обычно значительно меньше измер емой величины и измер емое значе ние параметра в работоспособном устройстве находитс вблизи пол допуска (или номинального значени параметра), врем измерени меньше, чем в прототипе. формула изобретени Устройство дл сравнени двоичных чисел с допусками, содержацее элементы И, И-4 ЛИ-НЕ, триггер, счетчики, реверсивный счетчик, схемы сравнени , блок пам ти, причем первый вход управлени устройства соединен с первым входом пер вого, второго и третьего элементов И, первым входом управлени реверсивного счетчика и со входом управлени блока пам ти, выходы которого подключены к первым входам первой и второй схем срав нени , вторые входы которых соединены с с выходами первого счетчика и реверсивнрго счетчика соответственно, второй вход первого элемента И подключен ко второму входу управлени устройства, а выходк информационному входу реверсивного счетчика и первого счетчика, выход первой схемы сравнени соединен со входом управлени первого счетчика и с информационным входом второго счетчика, выходы которого подключены ко входам группы эле-, ментов И,отлич ающеес тем, что, с целью повышени быстродействи , в нем первый выход второй схемы сравнени соединен с первым входом элемента И-4 ЛИ-НЕ и со вторым входом второго элемента И, второй выход второй схемы сравнени подключен ко второму входу элемента И-ИЛИ-НЕ и ко второму входу третьего элемента И, выходы второго и третьего элементов И соединены со входа- ми установки триггера в единичное и нулевое состо ние соответственно, пр мой выход триггера подключен к третьему входу элемента И-41ЛИ-НЕ и ко второму входу управлени реверсивного счетчика. инверсный выход триггера соединен с четвертым входом элемента И-ИЛИ-НЕ и с третьим входом управлени реверсивного счетчика, выход элемента И-ИЛИНЕ подключен к управл ющим входам группы элементов И и к третьему входу первого элемента И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР N 263278, кл. G Об F 7/04,12.11.7О. .2. Авторское свидетельство СССР N 543936, кл. G 06 F 7/04, 21.12.73.The invention relates to the field of automation and computer technology and can be used in control and control room systems. A device for comparing binary numbers with tolerances is known, which contains the elements AND, NOT, registers, adders jl. A disadvantage of this device is that it does not allow the classification of the measured parameter value by zones (gradations). The closest in technical essence to the proposed invention is a device containing AND, AND-OR-NOT elements, a trigger, counters, a reversible counter, comparison circuits, a memory block, the first control input of the devices connected to the first inputs of the first, second and third elements And, the first. the control input of the reversible counter and the control input of the memory unit whose outputs are connected to the first inputs of the first and second comparison circuits, the second input of which is connected to the outputs of the first counter and the reversible counter, respectively, the second input of the first element I, connected to the second control input of the device, and the output to the information input of the reversible counter and the first counter, the output of the first comparison circuit is connected to the control input of the first counter and to the information input of the second counter, the outputs to Secondly, they are connected to the inputs of an AND 2 group of elements. A disadvantage of the known device is a low speed, since the speed in it depends on the value of the parameter code when the code value of the parameter is below the lower limit of the tolerance field and on the lower limit of the tolerance field when the value of the parameter code above the lower limit of the floor tolerance. The purpose of the invention is to increase the speed of the device. The goal is achieved by the fact that in the device the first output of the second comparison circuit is connected with the first input of the AND-OR-NOT element. and with the second input of the second element And, the second output of the second comparison circuit is connected to the second input of the I-41LI-NOT element to the second input of the third And element, the outputs of the second and third And elements are connected to the trigger installation inputs of one and zero state Accordingly, the direct trigger output is connected to the third input of the AND-OR-NOT element to the second control input of the reversible counter, the inverse output of the trigger is connected to the fourth input of the AND-AND-NOT element and to the third control input of the reversible counter, the output ment AND OR-NOT connected to the control inputs of the group of elements Inc. to the third input of the first element AND, The drawing shows a block diagram of a device containing a reversing account CHECK 1, element 2, comparison circuits 3, 4, memory block 5, counters 6, 7, the group of elements And 8, the trigger 9, the element OR-NOT 10, the elements And 11, 12, output tires 13 ,. 14, 15, input tires 16, 17, -18, 19. The device operates as follows. Information about the measured value of the parameter in the form of a code, received via the input bus 16, is recorded in the forward code into the reversible counter 1 by a signal received via the bus 17. The same element opens the first And 2 element, and also writes to the memory block 5 received on the input bus 19 and these codes correspond to the nominal value of the parameter and one gradation. In comparison circuit 4, the codes of the nominal value of the parameter coming from the memory block 5 and the measured value of the parameter coming from the reversible counter 1 as a result of the comparison of the codes are entered into the t | edg ger 9 by the signal on the back bus 17 through elements 11, 12. When the code value of the measured value is less than the nominal value of the parameter, the signal from the direct output of the cp / dv 4 circuit sets the trigger 9 to the position that ensures the operation of the reversible counter 1 in the addition mode and is fed to the output bus 14, indicates that the measured measurement code is less than the nominal value. The sequence of the clock pulses through the input bus 18 through the open element And 2 receives information, the input input of the server; the output of the counter 1, which in this case works on addition. The result is compared by comparison circuit 4 with the code of the nominal value of the parameter received from memory 5. The sequence of clock pulses received at the information input of the reversible counter 1 simultaneously arrives at the information input of counter 6, the code value of which is periodically compared by the comparison circuit 3 with the one gradation code, coming from memory 5, the result of the comparison as a signal from the output of the comparison circuit 3 is fed to the information input of the counter 7 and to the input of the installation in the zero state of rchetchika 6. This process is repeated periodically as long as the information input of the counter 6 there posledovatelshost timing pulses. When the counter counter 1 code exceeds the nominal value in the comparison circuit 4, the signal from its direct output changes its value to the opposite, as a result of which the I-41LI-NE 10 logic element is triggered and the high level from its output closes the M 2 element stopping the arrival of the clock pulses at the information input of the reversible counter 1. At the same time, the signal from the output of the I-41LI-NOT 10 element enters the input of the group of elements I 11, the second input of which receives the code of the counter 7 and when they match, the code corresponding to gradation is fed to the output 15 of the device. Thus, the value of the parameter code in gradations relative to the nominal value and its sign, which in this case is less, is determined by the signal at output 14. If the code of the measured parameter value is within the tolerance field or beyond the tolerance field, higher than the nominal value of the parameter, then a low level occurs at the direct output of the comparison circuit 4. The signal from the inverse output of the comparison circuit 4 sets the trigger 9 to the position that ensures the operation of the reversible counter 1 in the subtraction mode and arrives at the output 13 to signal that the code of the measured parameter value is greater than the nominal value. The sequence of clock pulses, similarly to the previous one, is fed to the information input of the reversible counter 1, which in this case works on the subtraction n and is compared by the comparison circuit 4 with the code of the nominal value of the parameter received on. the memory block 5. When the ratio of codes in the comparison circuit 4 is reached, the signal from its direct output changes its value to the opposite, as a result, element 10 is triggered, closing element 2, the clocking pulses to the information input of the reversible counter are terminated. Thus, in this case, the value of the parameter code in gradations and its sign are determined. Taking into account that the size of the tolerance field is usually significantly less than the measured value and the measured value of the parameter in a working device is near the tolerance field (or the nominal value of the parameter), the measurement time is less than in the prototype. Claims: Device for comparing binary numbers with tolerances, containing AND, AND-4 LE-NOT elements, trigger, counters, reversible counter, comparison circuits, memory block, the first control input of the device connected to the first input of the first, second and third And elements, the first control input of the reversible counter and the control input of the memory block, the outputs of which are connected to the first inputs of the first and second comparison circuits, the second inputs of which are connected to the outputs of the first counter and the reversible counter o, the second input of the first element I is connected to the second control input of the device, and the output of the information input of the reversible counter and the first counter, the output of the first comparison circuit is connected to the control input of the first counter and the information input of the second counter, the outputs of which are connected to the inputs of the group ele In order to improve speed, the first output of the second comparison circuit in it is connected to the first input of the I-4 LE-4 element and to the second input of the second And element, the second output of the second circuit the comparison is connected to the second input of the AND-OR-NOT element and to the second input of the third element AND, the outputs of the second and third elements AND are connected to the inputs of the trigger installation in the one and zero state, respectively, the forward output of the trigger is connected to the third input of the AND element -41LY-NOT and to the second control input of the reversible counter. the inverse trigger output is connected to the fourth input of the AND-OR-NOT element and to the third control input of the reversible counter, the output of the AND-ALINE element is connected to the control inputs of the group of AND elements and to the third input of the first I. Source of information taken into account examination 1. USSR author's certificate N 263278, cl. G About F 7 / 04,12.11.7О. .2. USSR author's certificate N 543936, cl. G 06 F 7/04, 21.12.73.