SU736379A1

SU736379A1 - Reversible counter

Info

Publication number: SU736379A1
Application number: SU772515279A
Authority: SU
Inventors: Марк Давидович Зальцман; Михаил Васильевич Соломко
Original assignee: Опытно-Конструкторское Бюро Института Радиофизики И Электроники Ан Украинской Сср
Priority date: 1977-08-02
Filing date: 1977-08-02
Publication date: 1980-05-25

Description

1one

Изобретение относитс к импульсной технике , а именно к счетчикам импульсов со счетными цепочками, и может быть использовано в системах измерени , обработки и представлени информации.The invention relates to a pulse technique, namely, pulse counters with counting chains, and can be used in systems for measuring, processing and presenting information.

Известны реверсивные счетчики, содержащие шины сложени и вычитани , триггеры и элементы И-ИЛИ-НЕ, причем первые входы первой и второй групп входов по И элемента И-ИЛИ-НЕ каждого разр да соединены соответственно с пр мым и инверсным выходами триггера того же раз- ю р да, вторые входы элементов И-ИЛИ-НЕ соединены с шинами сложени и вычитани , и выход элемента И-ИЛИ-НЕ каждого разр да соединен со счетным входом триггера следующего разр да 1.Reversible counters are known that contain addition and subtraction tires, triggers and AND-OR-NOT elements, with the first inputs of the first and second groups of inputs for AND-AND-AND-NOT elements of each bit connected to the direct and inverse outputs of the trigger, respectively. - a row, the second inputs of the AND-OR-NOT elements are connected to the addition and subtraction buses, and the output of the AND-OR-NOT element of each bit is connected to the counting input of the trigger of the next bit 1.

Известен также реверсивный счетчик, содержащий в каждом разр де триггер и элемент И-ИЛИ, первые входы первой и второй групп входов по И всех элементов Й-ИЛИ соединены соответственно с щинами сложение и вычитание, вторые вхо- jo ды первой и второй групп входов по И элементов И-ИЛИ каждого разр да соединены соответственно с единичным и нулевым выходами триггера того же разр да, тактовыеAlso known is a reversible counter containing in each discharge a trigger and an AND-OR element, the first inputs of the first and second groups of inputs for AND of all elements X and-OR, respectively, are connected with addition and subtraction, the second inputs of the first and second groups of inputs And the elements of the AND-OR of each bit are connected respectively with the single and zero outputs of the trigger of the same bit, clock

входы триггеров всех разр дов кроме первого соединены с шиной счета, выход элемента И-ИЛИ каждого разр да, кроме первого соединен со счетными входами триггеров всех следующих разр дов, а счетный вход триггера первого разр да соединен с первым входом реверсивного счетчика 2. Оба эти счетчика имеют сравнительно низкое быстродействие.the trigger inputs of all bits except the first one are connected to the counting bus, the output of the AND-OR element of each bit, except the first one, is connected to the counting inputs of the triggers of all the next bits, and the counting input of the first bit trigger is connected to the first input of the reversible counter 2. Both of these counter have a relatively low speed.

Целью изобретени вл етс повышение быстродействи .The aim of the invention is to increase speed.

Достигаетс это тем, что в реверсивный счетчик, содержащий в каждом разр де триггер и элемент И-ИЛИ, первые входы первой и второй групп в.ходов по И всех элементов И-ИЛИ соединены соответственно с шинами сложени и вычитани , вторые входы первой и второй групп входов по И элементов И-ИЛИ каждого разр да соединены соответственно с единичным и нулевым выходами триггера того же разр да, тактовые входы триггеров всех разр дов кроме первого соединены с щиной счета, выход элемента И-ИЛИ каждого разр да кроме первого соединен со счетными входами триггеров всех следующих разр дов, а счетный вход триггера первого разр да соединен с первым входом реверсивного счетчика , дополнительио введенблок управлени , вход которого соединен с вторым входом реверсивного счетчика, корректирующий и подготавливающий, выходы блока уиравлени соединены соответственно с дополнительными счетным и установочными входами триггера первого разр да, пр мой выход которого соединен с шиной счета и логическим входом блока управлени , первый и второй управл ющие выходы которого соединены соответственно с 1пинами сложени и вычитани .This is achieved by the fact that in a reversible counter, containing in each discharge a trigger and an AND-OR element, the first inputs of the first and second groups of I-AND moves of all AND-OR elements are connected respectively to the addition and subtraction buses, the second inputs of the first and second groups of inputs for AND elements of OR-OR of each bit are connected respectively to single and zero outputs of the same bit trigger; clock inputs of triggers of all bits except the first are connected to the account width, output of the AND-OR element of each bit except the first one is connected to counting ones entrances and the triggers of all the following bits, and the counting input of the first bit trigger is connected to the first input of the reversible counter, additionally a control unit is inserted, the input of which is connected to the second input of the reversing counter, corrective and conditioning, the outputs of the accumulation unit are connected respectively to the additional counting and installation inputs of the trigger the first bit, the direct output of which is connected to the counting bus and the logic input of the control unit, the first and second control outputs of which are connected to 1pinami continuously with addition and subtraction.

На чертеже показана структурна схема реверсивного счетчика.The drawing shows a block diagram of the reversible counter.

Реверсивный счетчик содержит блок управлени 1, а также в каждом разр де триггер 2 1-2 4 и элемент И-ИЛИ 3 4. первые входы первой и второй групп входов по И всех элементов И-ИЛИ - --3 4соединены соответственно с шинами сложени 4 и вычитани 5, вторые зходы первой и второй групп входов по И элементов И-ИЛИ каждого разр да i соединены соответственно с единичным и нулевым выхода.ми триггера 2 i того же разр да i, тактовые входы триггеров 2 2-2 п всех разр дов кроме первого соединены с nn-iной счета 6, выход элемента И-ИЛИ 3 2- каждогО разр да кроме первого соединен со счетными входами триггеров 2 3 - -2 4 всех следующих разр дов, а счетпый вход триггера 2 1 первого разр да соединен с первым входом 7 реверсивного счетчика , вход блока управлени 1 соединен с вторым входом 8 реверсивного счетчика, корректируюн1 .ий и Г10дготавливаюп1,ий выходы блока управлени 1 соединены соответственно с дополнительными счетным и установочными входами триггера первого разр да , пр мой выход которого соединен с шиной счета 6 и логическим входом блока управлени 1, первый и второй управл ющие выходы которого соединены соответственно с пп1нами еложепи 4 и вь читани 5. The reversible counter contains a control unit 1, as well as a trigger 2 1-2 4 and an AND-OR 3 element in each bit. 4. The first inputs of the first and second groups of inputs for AND of all AND-OR elements - - 3 4 are connected respectively to the folding tires. 4 and subtraction 5, the second inputs of the first and second groups of inputs on the AND-OR elements of each bit i are connected to the single and zero outputs respectively of flip-flop 2 i of the same bit i, clock inputs of flip-flops 2 2-2 n of all bits Dov except the first connected to the nn-i account 6 connected to the counting inputs of the flip-flops 2 3 - -2 4 of all the following bits, and the counting input of the flip-flop 2 1 of the first bit is connected to the first input 7 of the reversible counter, the input of the control unit 1 is connected to the second input 8 of the reversible counter, correctional and G10-ready1 The first outputs of the control unit 1 are connected respectively to the additional counting and installation inputs of the first-stage trigger, the direct output of which is connected to the counting bus 6 and the logical input of the control unit 1, the first and second control outputs of which are connected Nena respectively with pp1nami elozhepi 4 and BL subtracting 5.

Реверсивный счетчик работает следуюн ,им образом.The reversible counter works in the following way.

Рассмотрим работу реверсивного счетчика в режимах сложени и вычитани . Иредио.ложим, что в исходном состо нии все триггеры -2 п счетчика наход тс в состо нии логического «О, а на вход 8 блока управлени 1 подан сигнал «сложение . Тогда на шине сложени 4 установитс разрен1аюи1ий потенпиал - логическа «1, а на шине вычитани 5 - запрещаю: щий потенциал - логический «О. Пусть на вход 7 семь счетных импульсов. После их записи на выходах 9, 10 и 11 будут логические «1 а на выходе 12 - логический «О, т.е. на выходах счетчика по витс код «0111, соответствующий числу «4-7. Вычтем из числа, записанного в счетчик, число «5. Дл этого на вход 8 блока управлени 1 иодаем сигнал «вычитани . Поскольку триггер находитс до реверса в состо нии «1, то на его установочный вход с выхода «подготовка блока управ ,лени 1 подаетс импульс сброса, который переключит триггер 2 в состо ние логического «О. Это необходимо дл того, чтобы во врем переключени сигналов на щинах атожени 4 и вычитани 5 на щине счета 6 был запрещаюп ий потенциал и не произощло ложного срабатывани триггероБ2 2- . Сброс триггера 2-1 соответствует добавлению единицы в счетчик. На выходах 9, 10, 11 и 12 по витс про.межуточный код «1000. Затем на щине сложени 4 установитс запрещающий уровень - логический «О, а на щине вычитани - разрещающий уровень - логическа «1 (режим вычитани ), на выходах 9, 10, 11 и 12 по витс код «1001. Дл того, чтобы код на выходах счетчика .соответствовал числу «7, необходи.мо вычесть из него число «2. Это достигаетс тем, что через выход «коррекци блока управлени 1 на счетный вход триггера подаютс два компенсирующих импульса. В результате на выходах 9, 10, 11 и 12 восстановитс код «0111. Затем на вход счетчика подадим 5 счетных импульсов. На выходах 9. 10, 11 и 12 по витс код «0010, что соответствует числу «-|-2.Consider the operation of the reversible counter in the add and subtract modes. Iredio. We put in the initial state that all the -2 n triggers of the counter are in the logical state "O", and the signal "addition is given to the input 8 of the control unit 1". Then, on the addition bus 4, the razrenyuya1 potential is installed — logical “1, and on subtraction bus 5 — I prohibit: the potential is logical“ O. Let the input 7 seven counting pulses. After they are written, at outputs 9, 10 and 11 there will be logical “1 and at output 12 - logical“ Oh, i.e. on the counter outputs, according to Vits, the code “0111, corresponding to the number“ 4-7. Subtract from the number recorded in the counter, the number «5. To do this, the input 8 of the control unit 1 has an idle signal. Since the trigger is before the reverse in the state "1, then to its installation input from the output" the preparation of the control unit, laziness 1 is given a reset pulse, which switches the trigger 2 to the logical state "O. This is necessary so that during the switching of the signals on the accessory 4 and subtraction 5 on the counting pad 6 there is a prohibitive potential and does not produce a false trigger trigger2- 2-. Reset trigger 2-1 corresponds to adding a unit to the counter. At outputs 9, 10, 11 and 12, the interim code “1000. Then, a blocking level — logical “O” will be set on the addition bar 4, and a permitting level — logical “1 (subtraction mode) on the subtraction bar — at outputs 9, 10, 11 and 12, the code“ 1001. In order for the code at the outputs of the counter to match the number “7, you must subtract the number“ 2 from it. This is achieved by the fact that two compensating pulses are supplied to the counter input of the trigger through the output of the "correction control unit 1". As a result, at outputs 9, 10, 11 and 12, the code "0111. Then at the input of the counter give 5 counting pulses. At the outputs 9. 10, 11 and 12 according to Vits code “0010, which corresponds to the number“ - | -2.

На основании рассмотренных примеров работы счетчика в режи.мах сложени и вычитани вытекает следующее правило работы блока управлени i при изменении управл ющего сигнала на входе 8.Based on the considered examples of counter operation in addition and subtraction modes, the following rule of operation of the control unit i follows when changing the control signal at input 8.

Если перед поступлением сигнала на вход 8 триггер находилс в состо нии логической «1, то вырабатываетс сигнал сброса триггера , состо ние шин сложени 4 и вычитани 5 измен етс на пративоположное , соответствующее входному сигналу; «реверс , и в триггерах по счетному входу от блока управлени 1 подаетс два компенсирующих импульса.If before the arrival of the signal at input 8, the trigger was in the logical "1" state, then the trigger reset signal is generated, the state of the addition buses 4 and subtraction 5 changes to the right opposite one corresponding to the input signal; The reverse, and in the triggers, two compensating pulses are applied to the counting input from control unit 1.

Если перед поступлением сигнала на вход 8 триггер находилс в состо нии логического «О, то состо ние шин сложени 4 и вычитани 5 из.мен етс на противоположное , соответствуюп1.ее входному сигналу «реверс, и в триггер по счетному входу от блока управлени 1 подаетс один компенсирующий импульс. Входной сигнал поступает на счетный вход только триггера . Следовательно максимальное значение частоты входного сигнала будет равноIf before the arrival of the signal at input 8, the trigger was in the logical state "O", then the state of the addition buses 4 and subtraction 5 changed to the opposite one corresponding to the input signal "reverse" and to the trigger at the counting input from the control unit 1 one compensating pulse is applied. The input signal is fed to the counting input of the trigger only. Therefore, the maximum frequency of the input signal will be equal to

fax. тсо, ,mF.rnax -fax. tso, mF.rnax -

tu mm -t-tjiTir.tu mm -t-tjiTir.

Claims

Claims of Invention A up / down counter containing a trigger and an AND-OR element in each bit. the first inputs of the first and second groups of inputs for AND of all elements of ILP are connected respectively to the addition and subtraction fields. the second inputs of the first and second groups of inputs for AND-OR elements of each bit are connected respectively to the single and zero outputs of the same bit trigger, clock inputs of the triggers, all bits except the first are connected to the counting bus, the output of the AND-OR element of each bit Yes, besides the first one, it is connected to the counting inputs of the triggers of all the following bits, and the counting input of the first bit trigger is connected to the first input of the reversible counter, characterized in that, in order to increase the maximum frequency of the input signals, it The control unit, the input of which is connected to the second input of the reversible counter, is input, the correction and preparation outputs of the control unit are connected respectively to the additional counting and installation inputs of the first discharge trigger, the direct output of which is connected to the counting bus and the logic input of the control unit, the first and second control outputs of which are connected respectively to the addition and subtraction tires. Sources of information taken into account in the examination 1.Bukreev I.N. and others. Microelectronic circuits of digital devices. M., Soviet Radio, 1973, p. 149, fig. 5 14.

2. Gutnikov V.S. Integral electronics in measuring devices. L., Energie 1974, p. 89, fig. 44 (6) (prototype).

2-2

3g

2-G

J- /

2-4

5-43-J