SU527833A1

SU527833A1 - Averaging device with lock for phasing discrete information

Info

Publication number: SU527833A1
Application number: SU2035877A
Authority: SU
Inventors: Александр Ильич Васильев; Владимир Сергеевич Савватеев; Виктор Дмитриевич Петровский
Original assignee: Предприятие П/Я В-2655
Priority date: 1974-06-24
Filing date: 1974-06-24
Publication date: 1976-09-05

Description

1one

Изобретение относитс к технике передачи дискретной информации и может использоватьс в системах синхронизации приемников дискретной информации, в частности в устройствах фазировани по посылкам.The invention relates to a technique for transmitting discrete information and can be used in synchronization systems for receivers of discrete information, in particular in phasing devices on parcels.

Известно усредн ющее устройство с блокировкой дл фазировани дискретной информации , содержащее многоразр дный реверсивный счетчик, один выход которого через триггер добавлени подключен ко входу первого элемента И, а второй выход реверсивного счетчика через триггер вычитани подключен к входу второго элемента И, причем к дополнительным входам элементов И подключены соответствующие входы реверсивного счетчика .A blocking averaging device for phasing discrete information is known, containing a multi-bit reversible counter, one output of which is connected to the input of the first element I through the addition trigger, and the second output of the reversible counter connected to the input of the second element I, and to additional inputs of elements And the corresponding inputs of the reversible counter are connected.

Однако такое устройство характеризуетс существенным ухудщением точности установлени синхронизма при по влении значительных искажений краев посылок.However, such a device is characterized by a significant deterioration in the accuracy of establishing synchronism with the appearance of significant distortion of the edges of the packages.

С целью повыщени помехоустойчивости устройства, промежуточный разр д вычитани реверсивного счетчика соединен с нулевым входом триггера добавлени , а промежуточный разр д добавлени реверсивного счетчика In order to increase the noise immunity of the device, the intermediate bit of the subtraction of the reversible counter is connected to the zero input of the addition trigger, and the intermediate bit of the addition of the reversible counter

соединен с нулевым входом триггера вычитани .connected to the zero input of the subtraction trigger.

На чертеже приведена структурна электрическа схема усредн ющего устройства с блокировкой дл фазировани дискретной информвиии.The drawing shows the structural electrical circuit of the averaging device with interlocking for phasing of discrete information.

Устройство содержит многоразр дный реверсивный счетчик 1, один выход которого через триггер 2 добавлени подключен ко входу первого элемента И 3, а второй выход реверсивного счетчика через триггер 4 вычитани подключен ко входу второго элемента И 5, причем к допол1ттельным входам элементов И 3 и 5 подключены соответствующие входы реверсивного счетчика 1; промежуточный разр д вычитани реверсивного счетчика 1 соединен с щлевым входом триггера 2 добавлени , а промежуточный разр д добавлени реверсивного счетчика 1 соединен с нулевым входом триггера 4 вычитани .The device contains a multi-bit reversible counter 1, one output of which through the addition trigger 2 is connected to the input of the first And 3 element, and the second output of the reversible counter through the subtract trigger 4 is connected to the input of the second And 5 element, and connected to the additional inputs of the And 3 and 5 elements the corresponding inputs of the reversible counter 1; the intermediate bit of the subtraction of the reversible counter 1 is connected to the slot input of the trigger 2 of the addition, and the intermediate bit of the addition of the reversible counter 1 is connected to the zero input of the trigger 4 of the subtraction.

Усредн ющее устройство с блокировкой дл фазировани дискретной информации работает слещющим образом.The averaging device with blocking for phasing discrete information works in the following manner.

Claims

When the addition pulse appears at the first output of the multi-bit reverse counter 1, the addition trigger 2 is turned on, which opens the first element AND 3, and the addition pulses directly from the first input of the device through the first element 3 come to the first output of the device. Turning off the trigger 2 add and, therefore, the locking of the first element And 3 is accomplished by a partially averaged subtraction signal from the intermediate bit subtracting the reversible counter 1 n the zero input of the trigger 2 add. The device operates similarly in the pulse subtraction mode, using the second output of the reversible counter 1, the trigger 4 for subtraction, the second element 5, the second input and the second output of the device, the intermediate bit for adding the reversing counter 1 and the zero input of the trigger 4 for subtracting. An averaging device with a lock for phasing a discrete information chip containing a multi-bit reversible counter, one output of which is connected to the input of the first element I through the addition trigger, and the second output of the reversible counter connected to the input of the second element And, and to additional inputs , And elements are connected to the corresponding reversing inputs that, in order to improve noise immunity, the intermediate value of the subtraction of the reversible counter is connected to zero m trigger input of addition, and addition prmezhutochny discharge down counter connected to the zero input of the flip-flop subtraction.