SU374558A1 - DEVICE FOR CONTROL OF SEQUENCE - Google Patents
DEVICE FOR CONTROL OF SEQUENCEInfo
- Publication number
- SU374558A1 SU374558A1 SU1658630A SU1658630A SU374558A1 SU 374558 A1 SU374558 A1 SU 374558A1 SU 1658630 A SU1658630 A SU 1658630A SU 1658630 A SU1658630 A SU 1658630A SU 374558 A1 SU374558 A1 SU 374558A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- triggers
- pulses
- sequence
- gates
- control
- Prior art date
Links
Description
Изобретение относитс к области цифровой вычислительной техники и может быть использовано в цифровых устройствах вычислительной и измерительной техники, автоматики и телемеханики.The invention relates to the field of digital computing and can be used in digital devices of computing and measuring equipment, automation and remote control.
Известные устройства дл контрол последовательности импульсов, содержащие многовходовые схемы «ИЛИ и триггеры, выходы которых соединены со схемой сравнени , имеют недостаточную эффективность контрол .The known devices for controlling a sequence of pulses containing multiple-input OR circuits and triggers, whose outputs are connected to a comparison circuit, have insufficient control efficiency.
Предлагаемое устройство отличаетс тем, что триггеры соединены между собой через введенные вентили переписи информации по схеме трехтактного кольцевого сдвигающего регистра, а к соответствующим входам вентилей переписи подключены выходы схем «ИЛИ. Это повышает эффективность контрол .The proposed device is characterized by the fact that the triggers are interconnected through the entered information census gates according to the three-cycle ring shift register scheme, and the outputs of the OR circuit are connected to the corresponding inputs of the census gates. This increases the effectiveness of control.
На чертеже изображена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Устройство дл контрол последовательности импульсов содержит многовходовые схемы «ИЛИ 1, 2 и 3 дл сборки контролируемых импульсов, триггеры 4, 5 и 6 с раздельными входами, вентили 7, 8 и 9 переписи информации между триггерами и схему сравнени 10. Триггеры , 5 и б, а также вентили 7, 8 vi 9 образуют трехтактный кольцевой сдвигающий регистр.A device for controlling a pulse sequence contains multiple-input "OR 1, 2, and 3" circuits for assembling controlled pulses, triggers 4, 5, and 6 with separate inputs, gates 7, 8, and 9 for census information between triggers and a comparison circuit 10. Triggers, 5 and 6 , as well as valves 7, 8, vi 9 form a three-stroke ring shift register.
Устройство работает следующим образом. На выходе схемы «ИЛИ 3 формируетс сигнал сборки контролируемых импульсов первой группы ... УСз,1- На выходе схемы «ИЛИ 2 формируетс сигнал сборки контролируемых импульсов второй группы a2 C2VC,:,V ... 1/Сз.7-|, а на выходе схемыThe device works as follows. At the output of the "OR 3" circuit, an assembly signal of the monitored pulses of the first group is formed ... USS, 1- At the output of the "OR 2" circuit, an assembly signal of the monitored pulses of the second group a2 C2VC,:, V ... 1 / Cz.7-, and at the output of the circuit
«ИЛИ 1 - сигнал сборки контролируемых импульсов третьей группы a ... , Сигналы а, 02, «3 подаютс соответственно на стробирующие входы вентилей 9, 8 и 7. Вентили 7, 8 и 9 служат дл переписи"OR 1 - signal of assembly of controlled pulses of the third group a ..., Signals a, 02," 3 are fed to the gate inputs of gates 9, 8 and 7, respectively. Gates 7, 8 and 9 serve for the census
информации триггерами 4, 5 }i 6.information triggers 4, 5} i 6.
Единичные и нулевые входы триггеров 4, 5 и 6 подключены ко входам схемы сравнени 10. В исходном состо нии триггеры 4, 5 и 6 наход тс соответственно в состо ни х , «Ь, «О. При нормальном чередовании контролируемых импульсов состо ние тригге ,j ров 4, 5 и 6 измен етс (см. таблицу). Сигнал ошибки в этом случае не возникает. При выпадении какого-либо импульса из контролируемой последовательности или при одновременном по влении двух импульсов триггеры 4, 5 и 6 устанавливаютс в одинаковые состо ни («О или «1) и схема сравнени 10 вырабатывает сигнал ошибки. В некоторых случа х устройство позвол ет обнаружить одновременное по вление трех и более импульсов с задержкой в несколько тактов.The single and zero inputs of the flip-flops 4, 5 and 6 are connected to the inputs of the comparison circuit 10. In the initial state, the flip-flops 4, 5 and 6 are respectively in the states, “b,” “o. With a normal alternation of monitored pulses, the trigger state, j ditch 4, 5, and 6, changes (see table). The error signal in this case does not occur. When a pulse falls out of the controlled sequence or when two pulses appear simultaneously, the triggers 4, 5 and 6 are set to the same states ("O or" 1) and the comparison circuit 10 generates an error signal. In some cases, the device can detect the simultaneous appearance of three or more pulses with a delay of several cycles.
Предмет изобретени Subject invention
Устройство дл контрол последователькости импульсов, содержащее многовходовые схемы «ИЛИ и триггеры, выходы которых соединены со схемой сравнени , отличающеес тем, что, с целью повышени эффективности контрол , триггеры соединены между собой через введенные вентили переписи информации по схеме трехтактного кольцевого сдвигающего регистра, а к соответствующим управл ющим входам вентилей переписи подключены выходы схем «ИЛИ.A device for controlling the pulse sequence, containing OR multi-input circuits and triggers, whose outputs are connected to a comparison circuit, characterized in that, in order to increase the control efficiency, the triggers are interconnected through entered census gates of the three-cycle ring shift register, and the corresponding control inputs of the census gates are connected to the outputs of the "OR.
ТаблицаTable
Сигнал ошибкаSignal error
ТT
WW
ftjftj
,L,L
j е Зпj e Зп
WW
ГR
TF-fTf-f
1 Зп-21 Зп-2
5 5/г-Г 5 5 / YY
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1658630A SU374558A1 (en) | 1971-05-18 | 1971-05-18 | DEVICE FOR CONTROL OF SEQUENCE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1658630A SU374558A1 (en) | 1971-05-18 | 1971-05-18 | DEVICE FOR CONTROL OF SEQUENCE |
Publications (1)
Publication Number | Publication Date |
---|---|
SU374558A1 true SU374558A1 (en) | 1973-03-20 |
Family
ID=20475831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1658630A SU374558A1 (en) | 1971-05-18 | 1971-05-18 | DEVICE FOR CONTROL OF SEQUENCE |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU374558A1 (en) |
-
1971
- 1971-05-18 SU SU1658630A patent/SU374558A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3517175A (en) | Digital signal comparators | |
GB1005903A (en) | Improvements in electrical integrating totalizer | |
GB1362210A (en) | Electronic interference suppression device and method of operation thereof | |
SU374558A1 (en) | DEVICE FOR CONTROL OF SEQUENCE | |
US3200264A (en) | Random selector | |
GB1169780A (en) | Integrator System | |
US3526888A (en) | Interference signal cancelling system for an integrating analog to digital converter | |
SU1580534A1 (en) | Ternary counting device | |
GB1179309A (en) | Electrographic Recorder Employing an Array of Writing Electrodes. | |
SU392485A1 (en) | INKJET SHIFT REGISTER | |
SU458100A1 (en) | Reversible counter | |
SU395987A1 (en) | TO AUTHOR'S CERTIFICATE. Cl. H 03k 23 / 00UDK 681.3.055 (088.8) | |
SU473181A1 (en) | Device for comparing binary numbers | |
SU607215A1 (en) | Arrangement for raising to the second power | |
SU459857A1 (en) | Trigger = type | |
SU427387A1 (en) | SHIFT REGISTER | |
SU373885A1 (en) | COUNTER OF PULSES ON POTENTIAL ELEMENTS | |
SU133680A1 (en) | Series Adder | |
SU394922A1 (en) | N-STABLE ASYNCHRONOUS TRIGGER | |
SU427331A1 (en) | DIGITAL INTEGRATOR WITH CONTROL | |
SU614444A1 (en) | Digital integrator storage | |
SU528689A1 (en) | Trigger trigger | |
SU375795A1 (en) | SELF-CORRECTIVE TRIGGER WITH COUNTABLE ENTRANCE ON POTENTIAL ELEMENTS "AND –NE" | |
GB1093702A (en) | Incremental displacement transducer circuits for errorless counting | |
SU530460A1 (en) | Half count ring |