SU395987A1

SU395987A1 - TO AUTHOR'S CERTIFICATE. Cl. H 03k 23 / 00UDK 681.3.055 (088.8)

Info

Publication number: SU395987A1
Application number: SU1490483A
Authority: SU
Inventors: Ю. Пискун Г. Ф. Руденко
Priority date: 1970-11-13
Filing date: 1970-11-13
Publication date: 1973-08-28

Description

1one

ИзобретенИе м-ожет быть использовано в системах автоматики, телемеханики, вычислительной техники, в технике св зи и других област х .The invention can be used in the systems of automation, telemechanics, computer technology, communication technology and other areas.

В известном устройстве контрол счетчиков, содержащем интеграторы, триггер Шмитта и логическую схему «И, при изменен;ии частоты следовани им.пульсов на входе контролируемого делител в сторону увеличени схема контрол выдает сигнал аварии делител . Кроме того, схема не может работать в шир01ком диапазоне температур и нуждаетс в настройке.In the known meter control device containing integrators, Schmitt trigger and logic circuit "And, when changed; and their pulse frequency at the input of the controlled divider in the direction of increasing, the control circuit generates an alarm signal for the divider. In addition, the circuit cannot work in a wide temperature range and needs to be adjusted.

Предлагаемое устройство не имеет этих недостатков и отличаетс от известного тем, что оно содержит логические п-входовые схемы и две логические (п-|-1)-входовые схемы «И, где п--число триггеров коитролируемого делител , причем одни из выходов каждого триггера контролируемого делител соединен с одним из входов первой схемы и с одним из входов первой схемы «И, а другой - с одним из входов второй схемы «ИЛИ - «ПЕ и с одним из входов второй схемы выход первой и второй схем «ИЛИ - «ПЕ подключен соответственно iK одному из входов второй и первой схем «И, наличие лерепадо в напр жени на выходе которых свидетельствует об исправности делител .The proposed device does not have these drawbacks and differs from the known one in that it contains logical n-input circuits and two logical (n- | -1) input circuits "And, where n is the number of triggers of the co-controlled divider, and one of the outputs of each the controlled divider trigger is connected to one of the inputs of the first circuit and one of the inputs of the first circuit “AND, and the other with one of the inputs of the second circuit“ OR - “PE and with one of the inputs of the second circuit, the output of the first and second circuits“ OR - “ PE is connected, respectively, iK one of the inputs of the second and first c m "And, in the presence lerepado voltage at the output of which indicates the health of the divider.

Па чертеже приведена принципиальна схема иредлагаемого устройства контрол делителей частоты.Pa drawing shows a schematic diagram and the proposed device control frequency dividers.

Устройство состоит из двух логических схем «ПЛИ - «ПЕ 1 и 2 и двух логических схем «И 3 и 4.The device consists of two logical circuits "PLI -" PE 1 and 2 and two logical circuits "And 3 and 4.

Па чертеже приведена схема контрол делител дл случа , когда выходные сигналы счетчика имеют отрипательную пол рность.Pa drawing shows the control circuit of the divider for the case when the output signals of the counter have a representative polarity.

Построение схемы основано на том, что прп исправных элементах делител его триггеры за врем одного цикла об зательно бывают в двух противоположных состо пи х (состо ние «1 п состо ние «О).The construction of the circuit is based on the fact that the prite operable elements of the divider its triggers during one cycle necessarily occur in two opposite states (state "1 n state" O).

При расшифровке состо ний одновременно провер ют ка-к наличие низкого уровн напр жени на одном плече триггера делител , так и наличие высокого-на другом.When deciphering the conditions, both the presence of a low voltage level on one shoulder of the splitter trigger and the presence of a high voltage on the other are checked at the same time.

В случае правильной работы делител в определенпый промежуток времени на выходах триггеров делител /, ..., к,..., п будет .низкий уровень напр жени , и соответственно на выходах /,..., к,..., п - высокий уровень напр жени . При ЭТО:М на выходе схемы «ПЛИ - «ПЕ / будет низкий уровень наир жешт, поступаюп1его на схему «И 3, на выходе которой также будет низкий уровень напр жени (примерно равное Лщ.-г „).In the case of correct operation of the divider in a certain period of time at the outputs of the trigger of the divider /, ..., k, ..., n there will be a low voltage level, and accordingly at the outputs /, ..., k, ..., n - high voltage level. At THIS: M at the output of the circuit “PLI -“ PE / there will be a low level of current, coming to the circuit “I 3, at the output of which there will also be a low voltage level (approximately equal to LShch-rn).

Через некоторый промежуток времени низкий уровень напр жени будет на выходах 1,...,After some period of time, the low voltage level will be at the outputs 1, ...,