SU1196421A1 - Device for determining ordinal numbers of electroplating apparatus baths - Google Patents

Device for determining ordinal numbers of electroplating apparatus baths Download PDF

Info

Publication number
SU1196421A1
SU1196421A1 SU843753982A SU3753982A SU1196421A1 SU 1196421 A1 SU1196421 A1 SU 1196421A1 SU 843753982 A SU843753982 A SU 843753982A SU 3753982 A SU3753982 A SU 3753982A SU 1196421 A1 SU1196421 A1 SU 1196421A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
circuit
trigger
counter
Prior art date
Application number
SU843753982A
Other languages
Russian (ru)
Inventor
Михаил Никифорович Артеменко
Александр Степанович Кижук
Юрий Иванович Пономаренко
Александр Анатольевич Рева
Original Assignee
Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского filed Critical Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского
Priority to SU843753982A priority Critical patent/SU1196421A1/en
Application granted granted Critical
Publication of SU1196421A1 publication Critical patent/SU1196421A1/en

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПОРЯДКОВЫХ НОМЕРОВ ВАНН ГАЛЬВАНОАППАРАТА , содержащее датчики, выполненные в виде чередующихс  копиров с пр мыми и обратными кодовыми комбинаци ми номеров ванн, элементы считывани , двухвходовой эле- мент ИЛИ ждущий мультивибратор, схему сброса, (n+l)-разр дный регистр с пр мыми вьпсодами, (п+1)-разр дный регистр с инверсньми выходами , схему сравнени  двух (п+1)-разр дных чисел, двухразр дньй Счетчик и триггер, отличающеес  тем, что, с целью уменьшени  аппаратных затрат, энергопотреблени  и увеличени  помехозащищенности, оно снабжено (п+1)-входным элементом ИЛИ, дифференцирующим по фронту элементом , дифференцирующим по срезу элементом , блоком подавлени  одиночных коротких импульсов, причем выходы элементов считывани  соединены с входами (п+1)-входовой схемы ИЛИ с нулевым, первым, ..., п-ым входами каждого из (п+1)-разр дньпс регистров, выход (л + 1) входовой схемы ИЛИ соединен с входом дифференцирующего по- фронту элемента и с входом дифференцирующего .по срезу элемента, выход дифференцирующего по фронту элемента соединен с первым входом двухвходовой схемь ИЛИ, выход дифференщфующего по срезу элемента соединен с вторым входом двухвходовой схемы ИЛИ, выход двухвходовой схемы ИЛИ соединен с входом йсдущего мультивибратора , выход ждущего мзшьтивибратора соединен с входом разрешени  записи триггера и с счетным входом двухразр дного счетчика, информационный вход триггера соединен с инверсS ным выходом триггера, пр мой выход триггера соединен с входом разрешени  записи (п+1)-разр дного регистра , инверсный выход триггера соединен с входом разрешени  записи второго (п+1)-разр дного регистра, нулевой, п,ервый, ... , п -ьш выходы регистров подключены соответственно к нулевым, первым, ..., п-ьм вхоQO дам схемы сравнени  двух (п+1)о: разр дных чисел, выход со схемы срав li нени  двух (п+1)-разр дных чисел подю ключены к первому входу сброса в О счетчика, выход схемы сброса подключен к входу установки в О триггера , выход схемы сброса подключен к второму входу сброса в О счетчика , выход двухразр дного счетчика подключен к входу блока подавлени  одиночных коротких импульсов. 2. Устройство по п. 1, о т л ич а.ю щ е е с   тем, что между пр мыми и обратными кодовыми комбинаци ми копира номера текущей ванны и копиров смежных ванн расположен копир с нулевой кодовой комбинацией.1. A DEVICE FOR DETERMINING ORDER BATHROOM NUMBERS OF THE GALVANOAPPARAT containing i, made in the form of alternating copiers with direct and inverse code combinations of bath numbers, readout elements, two-input element OR pending multivibrator, reset circuit-n, i, i, i, two elements, or a waiting multivibrator, a reset circuit, n, i, i, two-input element, or a waiting multivibrator, a reset circuit, n, i, i, i A single register with direct outputs, (n + 1) -digit register with inverse outputs, a comparison circuit of two (n + 1) -bit numbers, two-bit counter and a trigger, characterized in that, in order to reduce hardware costs, energy consumption and increase protection, it is provided with (n + 1) input element OR, a front differentiating element, a shear differentiating element, a block of single short impulses, the outputs of the read elements are connected to the inputs of the (n + 1) input input OR with zero, first , ..., the n-th inputs of each of the (n + 1) -space dnpc registers, the output (l + 1) of the input circuit OR is connected to the input of a front-differentiating element and to the input of a differentiating element. the front of the element is connected to the first entrance d the analogue OR circuit, the output of the cut-off element is connected to the second input of the two-input circuit OR, the output of the two-input circuit OR is connected to the input of the continuous multivibrator, the output of the standby multi-vibrator is connected to the input of the trigger recording of the trigger, and the output of the dual-stage tuner is set and the source of the counter is set and the master set the master and the set of the counter. the trigger output, the forward trigger output is connected to the write enable input of (n + 1) -bit register, the inverse trigger output is connected to the write enable input of the second (n + 1) - bit register, zero, n, first, ..., n - register outputs are connected respectively to zero, first, ..., n - QoQO will give a comparison circuit of two (n + 1) o: bit numbers, output From the comparison circuit of two (n + 1) -digit numbers are connected to the first reset input on the counter, the output of the reset circuit is connected to the installation input on the trigger, the output of the reset circuit is connected to the second input input on the counter, output two-digit A single counter is connected to the input of a block of single short pulses. 2. A device according to claim 1, wherein the test is carried out so that between the direct and reverse code combinations of the copier of the current bath number and the copiers of the adjacent baths there is a copier with a zero code combination.

Description

Изобретение относитс  к оборудованию дл  нанесени  покрытий и может быть использовано дл  управлени  гальваноаппаратами. Цель изобретени  - снижение затра энергопотреблени  и увеличение помехозащищенности . На чертеже приведена блок-схема устройства. Устройство содержит ванны Ij,, 11 1 о f 1m гальваноаппарата с номерами соответственно нулевым, первым, вторым, ..., tn-ым, зоны 2о , 2... нуле:вой, первой, 2 2. ванн соответственвторой . Зг, коно , датчики Зд , 3, 3, ..., о 1 да номера ванны; элементы 4, 42, ... 4- считьшани  кода номера ванны нулевого первого, второго, ..., О-го разр дов соответственно копир 5 с обратным значением кода номера в.анны, копир 6 с пр мым значением кода номера ванны, копир 7 с нулевым значением кода номера ванны, (п + 1)-входовой элементИЛИ 8 дифференцирующий по фронту элемент 9 дифференцирующий по срезу элемент 10 двухвходовой элемент ИЛИ 11, ждущий мультивибратор 12, схему 13 сброса, (п+1)-разр дньй регистр 14 с пр мыми выходами и входом разрешени  записи по фронту импульса записи , (п + Оразр дньй регистр 15с инверсными выходами и входом разрещени  записи по фронту импульса записи, триггер 16, (п + 1)-разр дну19 схему 17 сравнени  двух (гт+1)-разр дных чисел двухразр дный счетчик 18, блок 19 подавлени  коротких одиночных импул сов.. Число датчиков определ етс  по формуле п 8og- ГГ1, где т- количество ванн. Дифференцирующие элементы 9 и 10 5ВДУЩИЙ мультивибратор 12, схема 13 сброса, (п+1)-разр дные регистры 14 и 15, (п+1)-раз рдна  схема 17 сравнени  и двухразр дный счетчик 1 могут быть построены по известным методам, в качестве (п+1)-входовой схемы ИЛИ 8, двухвходового элемента ИЛИ 11, триггера 16,-. могут быть при менены стандартные цифровые микросх мы. В качестве блока подавлени  коротких одиночных импульсов, вызванных задержкой времени срабатьшани  элементов, может выступать емкость .С ) котора  подавл ет одиночные ко1i роткйе импуЛьсы, вызванные задержкой времени срабатьшани  элементов: тригг.ера 16 (в качестве которого может быть выбрана, например, микросхема К 155 ТМ2), регистра 14 (в качестве которого может быть выбрана, например, микросхема К 155 ИР1), схемой 17 сравнени  (в качестве которой мргут быть использованы, напри- . мер, микросхемы К 155 Ш15). Задержка определ етс  суммой времен срабатывани  перечисленных элементов , в общей сложности дл  вз тых в качестве примера микросхем задержка составл ет 125 не. Дл  микросхем 155 серии Jgj.ixHO мА иУц,,х.4,5 В. При указанных значени х -вых емкость с можно выбрать равной 1000 пФ. Выходы элементов 4о , 4,,, 42 ,..., 4j,считывани  соединены с нулевым,первым , вторым,..., информационными входами регистров 14 и 15 и входами ( п+1)-входовой схемы ИЛИ 8.Выход схемыИПИ соединен с входами дифференцирующих элементов 9 и 10 .Выход дифференцирующего элемента 9 соединен с первым входом схемы ИЛИ 11, вькод дифференцирующего элемента 10 соединен с вторым входом схемы ИЛИ 11, вькод которой соединен с входом ждудего мультивибратора 12, выход последнего соединен с входом разрещени  записи триггера 16 и с счетным входом двухразр дного счетчика 18, нулевой, первьй , второй,..., п-ьй выходы регистра 14 соединены соответственно с нулевым , первым, вторым,..., входами первого сравниваемого числа 17 сравнени , нулевой, первый, второй, -ый выходы регистра 15 соединены соответственно с нулевым, пер-, вым, вторым, п-ым входами второго сравниваемого числа схемы 17 сравнени , вькод которой соединен с первым входом сброса в О счетчика 18. Первьй вькод схемы 13 сброса соединен с входом установки триггера 16, второй вькод схемы 13 сброса соединен с вторым входом сброса в О счетчика 18, инверсньй вькод триггера 16 соединен с входом разрешени  записи регистра 15 и с информационным входом триггера 16, пр мой вькод триггера 16 соединен с входом разрешени  записи регистра 14, вькод двухразр дного счетчика 18 соединен с входом блока 19 подавлени  короткихThe invention relates to coating equipment and can be used to control electroplating equipment. The purpose of the invention is to reduce power consumption and increase noise immunity. The drawing shows a block diagram of the device. The device contains baths Ij ,, 11 1 о f 1m of the galvanic device with numbers respectively zero, first, second, ..., tn-th, zones 2o, 2 ... zero: howl, first, 2 2. baths corresponding to the second. Zg, kono, sensors rear, 3, 3, ..., about 1 yes bath numbers; elements 4, 42, ... 4- match the code of the bath number code zero of the first, second, ..., O-th bits, respectively, copier 5 with the inverse value of the code of the number of a bath number, copier 6 with the direct value of the code of the bath number, a copier 7 with a zero value of the bath number code, (n + 1) -input element OR 8 differentiating along the front element 9 differentiating along the slice element 10 two-input element OR 11, waiting for multivibrator 12, reset circuit 13, (n + 1) -d discharge register 14 with direct outputs and a write enable input on the leading edge of the write pulse, (n + Ozdr dny register 15s are inverse and the outputs and the input resolution of the recording at the front of the recording pulse, trigger 16, (n + 1) bit size 19, circuit 17 comparing two (mt + 1) bit numbers two-bit counter 18, block 19 suppressing short single pulses. Number The sensors are determined by the formula p 8og-GG1, where m is the number of baths. Differentiating elements 9 and 10 5 THE LEADING multivibrator 12, reset circuit 13, (n + 1) -discharge registers 14 and 15, (n + 1) -dit Comparison circuit 17 and two-digit counter 1 can be constructed by known methods, as an (n + 1) -input circuit OR8, a two-input element AND And 11, a trigger 16, -. standard digital microcircuits can be used. As a block of suppression of short single pulses caused by a delay in the time of the elements to be squeezed out, a capacitance can act. C) which suppresses single sets of impulses caused by the delay of the times of the srashenshans of the elements: trigger 16 (which can be selected, for example, 155 TM2), register 14 (for which, for example, K 155 IR1 chip), comparison circuit 17 (for which, for example, K 155 W15 chips) can be used, for example. The delay is determined by the sum of the response times of the listed elements; for a total of the chips taken as an example, the delay is 125 not. For the 155 series Jgj.ixHO mA and OU, x.4.5 V microcircuits. With the indicated values of –out, capacitance c can be chosen equal to 1000 pF. The outputs of the elements 4o, 4 ,,, 42, ..., 4j, readings are connected to zero, first, second, ..., information inputs of registers 14 and 15 and inputs (n + 1) -input circuit OR 8. Output circuit IC connected to the inputs of differentiating elements 9 and 10. The output of differentiating element 9 is connected to the first input of the OR circuit 11, the code of the differentiating element 10 is connected to the second input of the OR circuit 11, whose code is connected to the input of the multivibrator 12, the output of the latter is connected to the trigger recording input of the trigger 16 and with counting input of two-digit counter 18, zero the first, second, ..., nth outputs of register 14 are connected respectively to zero, first, second, ..., inputs of the first comparison number 17 comparison, zero, first, second, and output outputs of register 15 are connected respectively to zero, first, second, second, and second inputs of the second comparative number of the comparison circuit 17, the code of which is connected to the first reset input in O of the counter 18. The first reset circuit of the reset circuit 13 is connected to the installation input of the trigger 16, the second code of the reset circuit 13 is connected with the second reset input in About counter 18, inverse trigger code 16 s one with the write enable input of register 15 and a data input of flip-flop 16, forward vkod flop 16 is connected to an input write enable register 14, vkod two-bit counter 18 is connected to the input unit 19, suppressing the short

3 , 3,

одиночных импульсов, сигнал 20 с блка 19 подавлени  коротких одиночных импульсов  вл етс  сигналом, которьш индицирует неисправность в цеп х элементов 4р , . f считывани  или в цеп х св зи их с устройством, сигналы 21о, 2,2, ..., 21 с выходов регистра 14  вл ютс  пр мым кодом номера ванны.single pulses, the signal 20 from block 19 for suppressing short single pulses is a signal that indicates a fault in the 4p circuit elements. f readout or in the circuit with the device, the signals 21o, 2.2, ..., 21 from the outputs of register 14 are the direct code of the bath number.

Устройство работает следующим образом.The device works as follows.

При включении питани  схема 13 сброса вырабатывает сигнал сброса в О триггера 16 и счетчика 18. Дальнейша  правильна  работа схемы обеспечиваетс  при установке автооператора с элементами-4р , 4, f, ... i4| считывани  в такое положение, котором они считывают инверсньш код номера ванны. При начале движени  автооператора в момент смены считываемого кода с инверсного в нулевой перепад сигнала с элементов 4(j, 4,4,..., 4 считывани  поступает на схему ИЛИ 8, с выхода последней перепад поступает на дифференцирующие -элементы 9 и 10. При этом перепад сигнала из уровн  логического нул  в уровень логической единицы дифференцируетс  элементом 9, -и положительный импульс напр жени  поступает на первый вход схемы ИЛИ 11. Перепад сигнала из уровн  логической единицы в уровень логического нул  дифференцируетс  элементом 10, и пололсительньй импульс напр жени  цоступает на второй вход схемы ИЛИ 11. На выходе последней вьфабатываетс  положительный импуль напр жени , фронт которого запускает ждущий мультивибратор 12. Длительность импульса ждущего мультивибратора 12 выбираетс  больше,чем сумма длительности переходных процессов , вызываемых неодновременностью срабатывани  элементов 4р, 4, f, ..., 4р считывани  и времени проезда автооператором копира с нулевой кодовой комбинацией 7, ширина которого меньше, чем ширина информационных копиров 5 и 6.When the power is turned on, the reset circuit 13 generates a reset signal in the O of the trigger 16 and the counter 18. Further proper operation of the circuit is provided when the auto operator is installed with 4p, 4, f elements, ... i4 | read to the position in which they read the inverse code of the bath number. When the auto operator starts to move at the moment of changing the readable code from the inverse to zero differential signal from elements 4 (j, 4,4, ..., 4 reads go to the OR 8 circuit, from the output of the last one the differential goes to differentiating - elements 9 and 10. In this case, the signal differential from the level of logical zero to the level of logical unit is differentiated by element 9, - and the positive voltage pulse arrives at the first input of the OR circuit 11. The signal difference from the level of logical unit to logical zero level is differentiated by element 10, and the polarizer The voltage pulse arrives at the second input of the OR circuit 11. The output of the last pulse produces a positive voltage pulse, the front of which starts the standby multivibrator 12. The pulse width of the standby multivibrator 12 is chosen longer than the sum of the duration of the transients caused by the non-simultaneous operation of 4p, 4 elements, f, ..., 4p readout and travel time by a copier auto-operator with a zero code combination 7, whose width is less than the width of information copiers 5 and 6.

По окончании импульса, вырабатываемого ждущим мультивибратором 12, перепад напр жени  из уровн  логичес .кого нул  в уровень логической единицы, попада  на вход записи, вызывает запись в триггер 16 единицы . Перепад напр жени  на пр мом выходе триггера 16 из уроавн  логи96421At the end of the pulse generated by the waiting multivibrator 12, the voltage drop from the logical zero level to the level of the logical unit, falling on the recording input, causes a trigger to trigger 16 units. Differential voltage at the direct output of the trigger 16 of the uroavn logi96421

ческого нул  в уровень логической единицы разрешает запись в регистр 14 пр мого кода номера ванны Ip ,. .., 1. Поскольку в регистре 15 при включении питани  записываетс  произволь-ный код, то схема 17 сравнени  вьщает сигнал с уровнем логического нул , что соответствует неравенству двух кодов, подаваемых на ее входы. Поzero to the level of a logical unit allows writing in register 14 of the direct code of the bath number Ip,. .., 1. Since an arbitrary code is recorded in register 15 when the power is turned on, circuit 17 compares the signal with a logic zero level, which corresponds to the inequality of the two codes applied to its inputs. By

10 окончании импульса, вьграбатываемого ждущим мультивибратором 12, перепад напр жени  из уровн  логического нул  в уровень логической единицы, попада  на счетный вход двухразр дного счет 5 чика 18, вызывает запись в счетчик 18 единицы. Сигнал с уровнем логического нул  со схемы 17 сравнени , поступа  на. первыйвход сброса,в О счетчика 18, не вызьшает сброс счет2Q чика в О. На выходе нулевого, первого , второго, п-го разр дов регистра 14 присутствует пр мой код номера ванны, в зоне которой в данный момент находитс  автооператор. СигналAt the end of the pulse, driven by the waiting multivibrator 12, the voltage drop from the logic level zero to the level of the logical unit, falling on the counting input of a two-digit counter 5 chica 18, causes an entry in the unit counter 18. A signal with a logic zero level from the comparison circuit 17 arriving at. The first reset input, in O, the counter 18, does not cause a reset of the 2Q counter in O. At the output of the zero, first, second, and nth bits of the register 14, there is a direct code of the bath number, in the zone of which the auto operator is currently located. Signal

25 20 неисправности элементов 4о , 4, , 4 ,..., 4р считывани , снимаемьй с входа блока 19 подавлени , соответствующий записи в счетчик 18 двух импульсов, имеет уровень логического 25 20 faults of the 4o, 4, ..., 4p, 4p readout elements, removed from the input of the suppression unit 19, corresponding to the entry in the counter 18 of two pulses, have a logic level

2р нул ,2p zero,

При дальнейшем движении автооператора вдоль линии в йомент изменени  кода, снимаемого с элементов 4о , 4.,,4 ,, ..., f считывани  с нулевого на инверсньй, часть схемы включающа  элементы 9 и 10 схемы ИЛИ 8 и 11 и ждущий мультивибратор 12 работает аналогично описанному, однако перепад напр жени  из уровн  логического ну40 л  в уровень логической единицы на выходе ждущего мультивибратора 12 ., вызывает запись О в триггер 16. Положительный перепад напр жени  на инверсном выходе триггера 16 вызы45 вает запись инверсного кода на входах регистров 14 и 15 в регистр 15. Присутствие достоверной информации на входах регистров 14 и 15 обеспечиваетс  за счет длительности импуль50 са мультивибратора, выбранного из отмеченного услови . Перепад сигнала из уровн  логического нул  в уровень логической единицы, вырабатываемого ждущим мультивибратором 12,поступает 55 на счетный вход счетчика 18, вызьша  запись в счетчик 18 двойки. Сигнал с уровнем логической единицы, вырабатываемый схемой 17 сравнени , по5 .Upon further movement of the auto-operator along the line in time of changing the code removed from elements 4о, 4., 4 ,, ..., f read from zero to inverse, part of the circuit including elements 9 and 10 of the circuit OR 8 and 11 and the waiting multivibrator 12 works the same as described, however, the voltage drop from the logical level of 40 l to the level of the logical unit at the output of the waiting multivibrator 12., causes the write O to the trigger 16. A positive voltage drop on the inverse output of the trigger 16 causes the writing of the inverse code on the inputs of the registers 14 and 15 in regis EXAMPLE 15 The presence of reliable information on the inputs of the registers 14 and 15 is provided by the duration of the multivibrator impul50 meat selected from the noted conditions. The signal drop from the logical zero level to the level of the logical unit, generated by the waiting multivibrator 12, goes 55 to the counting input of the counter 18, writing to the counter 18 of the two. The signal with the level of the logical unit produced by the comparison circuit 17, po5.

ступаюпщй на вход сброса в О счетчика 18, вызывает сброс счетчика 18 в О. На выходе счетчика 18 по вл етс  импульс положительной пол рности , длительность которого зависит от времени переключени  триггера 16, записи кода в регистр 14 и времени сравнени  двух (п+.1)-разр дных чисел схемой 17 сравнени . Этот короткий импульс подавл етс  блоком 19 подавлени  и сигнал 20 не вырабатьгоаетс .A step at the reset input to O of counter 18 causes the counter of 18 to be reset to O. At the output of counter 18, a pulse of positive polarity appears, the duration of which depends on the switching time of the flip-flop 16, writing the code to register 14 and the time of comparing two (n +. 1) -digital numbers by comparison circuit 17. This short pulse is suppressed by the suppression unit 19 and the signal 20 is not released.

При отказе одного или нескольких элементов 4(з, 4, 4 , ..., 4 считывани  пр мой и инвертированный регистром 15 коды не равны один другому на число шагов не меньше двух. В этом случае сигнал с выхода схемы 17 сравнени  равен уровню логического нул  и не осуществл ет сброс счетчика 18, ив этом случае в счетчик 18 записываетс  двойка, по описанному алгоритму. На вьЬсоде схемы 18 по вл етс  посто нный уровень логичкской единицы, который, пройд  через . блок 19 подавлени  одиночных коротких импульсов, по вл етс  на выходе устройства, индициру  неисправное состо ние элементов 4 , 4,42,..., 4 считывани  или цепей св зи их с .устройством управлени .If one or several elements 4 fail (s, 4, 4, ..., 4 read codes are straight and inverted by register 15, the codes are not equal to each other by at least two steps. In this case, the signal from the output of the comparison circuit 17 is equal to the logic level zero and does not reset the counter 18, and in this case, a two is written to the counter 18. According to the described algorithm, a constant level of the logical unit appears through the block 18, which, after a block of suppression of single short pulses, appears at the output of the device, the indicator is faulty The state of the 4,4,44, ..., 4 read elements or their communication circuits with the control device.

Применение предлагаемого устройства дл  определени  пор дковых номеров ванн гальваноаппарата с диагностикой цепей датчиков позвол ет уменьшить количество блоков, что приводит к уменьшению энергопотреблени  и увеличивает помехоустойчивость цепей элементов считывани  за счет маскировани  (поглощени ) части одиночных помех, возникающих в этих цеп х. В устройстве возник964216The use of the proposed device for determining the serial numbers of galvanic apparatus baths with diagnostics of sensor circuits makes it possible to reduce the number of blocks, which leads to a reduction in power consumption and increases the noise immunity of the circuits of readout elements due to masking (absorption) of a part of single interferences occurring in these circuits. The device has appeared964216

новение одиночных импульсных помех |В отдельных разр дах кодовой комбинации , содержащей количество логических единиц более одной, маски5 руетс  на (h+1)-входовой схеме 1ШИ единицами других разр дов. Так, например , при кодовых комбинаци х 0101, 1100, 0110 и т.д. по вление одиночной импульсной помехи, т.е. 10 возникновение или исчезновение логической единицы в одном из разр дов предложенных комбинаций, не приводит к по влению перепада сигнала с выхода.схемы ИЛИ 8, так как 15 оставшиес  единицы запрещают по вление перепада сигнала с выхода схемы ИЛИ 8.The introduction of single impulse noises | In some bits of a code combination containing the number of logical units more than one, the mask is scrolled on the (h + 1) input circuit of 1 SHI by units of other bits. So, for example, with code combinations 0101, 1100, 0110, etc. the appearance of a single impulse noise, i.e. 10 the occurrence or disappearance of a logical unit in one of the bits of the proposed combinations does not lead to the appearance of a signal drop from the output of the OR circuit, since the 15 remaining units prohibit the occurrence of a signal drop from the output of the OR circuit 8.

Так, при 5-разр дной кодовой комбинации уистройство маскирует 82% . возможных ситуаций во зникновени  одиночных импульсных помех, которые не привод т к ложному возникновению сигнала неисправности элементов 4, 4 , 4-,, ..., 4 считывани  или цепей их св зи с устройством. При увеличении длины кодовой комбинации этот процент растет.So, with a 5-bit code combination, the device masks 82%. possible situations of the occurrence of single impulse noise, which does not lead to a false occurrence of the fault signal of 4, 4, 4-, ..., 4 readout elements or their connection circuits with the device. With an increase in the length of the code combination, this percentage increases.

30 Таким образом, положительный эффект при применении предлагаемого устройства дл  определени  пор дковых номеров ванн гальваноаппарата с диагностикой цепей элементов считывани  достигаетс  за счет уменьшени  аппаратных затрат и энергопотреблени , повьшгени  помехозащищенности и производительности гальванической линии за счет исключени  простоев гальванической линии при возникновении одиночных импульсных помех .в цеп х элементов считывани .Thus, a positive effect when using the proposed device for determining the serial numbers of the baths of the galvanic apparatus with diagnostics of the circuits of the readout elements is achieved by reducing the hardware costs and power consumption, increasing the noise immunity and performance of the galvanic line by eliminating downtime of the galvanic line when a single impulse noise occurs. chains of readout elements.

2 2

лжlying

т ш Im w I

т t

тштtsht

,т т, t

У УDo u

IK J 77    Ik j 77

rr

N y N y

EE

1515

. 2t. 2t

ЗЖПШ ИZZhPSH And

1 1ЖГ t1 1ЖГ t

1 «. one ".

//1  //one

Claims (2)

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕ-j НИЯ ПОРЯДКОВЫХ НОМЕРОВ ВАНН ГАЛЬВАНОАППАРАТА, содержащее датчики, выполненные в виде чередующихся копиров с прямыми и обратными кодовыми комбинациями номеров ванн, элементы считывания, двухвходовой элемент ИЛИ, ждущий мультивибратор, схему сброса, (п+1)-разрядный регистр с прямыми выходами, (п+1)-разрядный регистр с инверсными выходами, схему сравнения двух (п +1)-разрядных чисел, двухразрядный Счетчик и триггер, отличающееся тем, что, с целью уменьшения аппаратных затрат, энергопотребления и увеличения помехозащищенности, оно снабжено (п+1)-входным элементом ИЛИ, дифференцирующим по фронту элементом, дифференцирующим по срезу элементом, блоком подавления одиночных коротких импульсов, причем выходы элементов считывания соединены с входами (п+1)-входовой схемы ИЛИ с нулевым, первым, ...» n-ым входами каждого 'из (п + 1)-разрядных регистров, выход (п+1) входовой схемы ИЛИ соединен с входом дифференцирующего по- фронту элемента и с входом дифференцирующего .по срезу элемента, выход дифференцирующего по фронту элемента соединен с первым входом двухвходовой схемы ИЛИ, выход дифференцирующего по срез'у элемента соединен с вторым входом двухвходовой схемы ИЛИ, выход двухвходовой схемы ИЛИ соединен с входом ждущего мультивибратора, выход ждущего мультивибратора соединен с входом разрешения записи триггера и с счетным входом двухразрядного счетчика, информационный вход триггера соединен с инверсным выходом триггера, прямой выход триггера соединен с входом разрешения записи (п+1)-разрядного регистра, инверсный выход триггера соединен с входом разрешения записи второго (п+1)-разрядного регистра, нулевой, первый, ..., η-ый выходы регистров подключены соответственно к нулевым, первым, ..., n-ым входам схемы сравнения двух (п+1)разрядных чисел, выход со схемы сравнения двух (п+1)-разрядных чисел подключены к первому входу сброса в 0 счетчика, выход схемы сброса подключен к входу установки в 0 триггера, выход схемы сброса подключен к второму входу сброса в 0 счетчи- . ка, выход двухразрядного счетчика подключен к входу блока подавления одиночных коротких импульсов.1. DEVICE FOR DEFINITION-j NII OF ORDER NUMBERS OF A VALVE BATHROOM, containing sensors made in the form of alternating copiers with direct and inverse code combinations of bath numbers, readout elements, two-input OR element, waiting multivibrator, reset-discharge circuit, (n + 1 register with direct outputs, (n + 1) -bit register with inverse outputs, a circuit for comparing two (n +1) -bit numbers, two-bit Counter and trigger, characterized in that, in order to reduce hardware costs, power consumption and increase noise interference In addition, it is equipped with an (n + 1) -input OR element, a front differentiating element, a slice differentiating element, a unit for suppressing single short pulses, and the outputs of the readout elements are connected to the inputs of the (n + 1) -input OR circuit with zero, first , ... ”by the nth inputs of each of the (n + 1) -bit registers, the output (n + 1) of the input OR circuit is connected to the input of the differentiating element along the front and to the input of the differentiating element. the front of the element is connected to the first input of the two-input circuit we are OR, the output of the differentiating slice element is connected to the second input of the two-input circuit OR, the output of the two-input circuit OR is connected to the input of the standby multivibrator, the output of the standby multivibrator is connected to the trigger enable input and to the counting input of the two-bit counter, the information input of the trigger is connected to the inverse trigger output, the direct output of the trigger is connected to the write enable input of the (n + 1) -bit register, the inverse trigger output is connected to the write enable input of the second (n + 1) -bit register, well eve, first, ..., ηth outputs of the registers are connected respectively to the zero, first, ..., nth inputs of the circuit for comparing two (n + 1) bit numbers, the output from the circuit for comparing two (n + 1) - bit numbers are connected to the first reset input at 0 counter, the output of the reset circuit is connected to the installation input at 0 of the trigger, the output of the reset circuit is connected to the second reset input at 0 count-. ka, the output of a two-digit counter is connected to the input of the unit for suppressing single short pulses. 2. Устройство по п. ^отличающееся тем, что между прямыми и обратными кодовыми комбинациями копира номера текущей ванны и копиров смежных ванн расположен копир с нулевой кодовой комбинацией.2. The device according to p. ^ Characterized in that between the direct and reverse code combinations of the copier of the current bath number and the copiers of adjacent baths, there is a copier with zero code combination. SU .1196421SU .1196421
SU843753982A 1984-06-14 1984-06-14 Device for determining ordinal numbers of electroplating apparatus baths SU1196421A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843753982A SU1196421A1 (en) 1984-06-14 1984-06-14 Device for determining ordinal numbers of electroplating apparatus baths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843753982A SU1196421A1 (en) 1984-06-14 1984-06-14 Device for determining ordinal numbers of electroplating apparatus baths

Publications (1)

Publication Number Publication Date
SU1196421A1 true SU1196421A1 (en) 1985-12-07

Family

ID=21124137

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843753982A SU1196421A1 (en) 1984-06-14 1984-06-14 Device for determining ordinal numbers of electroplating apparatus baths

Country Status (1)

Country Link
SU (1) SU1196421A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 491727, кл. С 25 D 21/12, 1973. Авторское свидетельство СССР . № 1057959, кл.С 25 D 21/12, 1983. *

Similar Documents

Publication Publication Date Title
US3828258A (en) Signal duration sensing circuit
SU1196421A1 (en) Device for determining ordinal numbers of electroplating apparatus baths
US4750179A (en) Selective prevention of bipolar violation detection
SU1421812A1 (en) Arrangement for determining sequential numbers of baths of electroplating unit with diagnosis of readout element circuits
SU1378052A1 (en) Device for checking counter operability
RU2103815C1 (en) Redundant counter
SU1121675A1 (en) Device for checking sequence of periodic signals
SU1679611A1 (en) Clock pulses synchronization unit
SU736379A1 (en) Reversible counter
SU1378053A1 (en) Check device
RU2122282C1 (en) Redundant pulse counter
KR900006016Y1 (en) Noise eliminating circuit for serial data tarnsmission
SU1148116A1 (en) Polyinput counting device
SU1307582A2 (en) Scaling device with checking
SU1728665A1 (en) Device for measuring time intervals
RU2020552C1 (en) Device for forming time intervals
SU1231497A1 (en) Device for determining position of number on number axis
SU1119023A1 (en) Device for simulating propabilistic graph
SU1112570A1 (en) Reversible counting
RU2047272C1 (en) Reversible binary counter
SU433643A1 (en)
SU1151978A1 (en) Information input device
SU1130871A1 (en) Device for checking digital circuits
SU1387005A1 (en) Data input device
SU1182483A1 (en) Digital meter of pulse duration