SU692094A1 - Decimal counter - Google Patents
Decimal counterInfo
- Publication number
- SU692094A1 SU692094A1 SU772525305A SU2525305A SU692094A1 SU 692094 A1 SU692094 A1 SU 692094A1 SU 772525305 A SU772525305 A SU 772525305A SU 2525305 A SU2525305 A SU 2525305A SU 692094 A1 SU692094 A1 SU 692094A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- output
- inputs
- counter
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к устройствам автоматики и вычислительной техники и может быть использовано дл реализации технических средств в укаэаннЕлх област х. Известе н дес тичный счетчик содер жащий элемент совпадени и п ть JK триггеров, тактовые входы которых соединены, со счетным входом дес тичного счетчика, пр мой выход первого JK триггера соединен с Т -входом втор го 1 К триггера и первым входом элемен та совп.адени выход и второй вход ко торого соединены соответственно с к входо 1 третьего JK триггера и инверсным вьаходом второго ТК триггера/ к. вход которого соединён с инверсным выходом первого Тк триггера 1. Недостатком этого дес тичного счетчика вл етс низка скорост(ь восстановлени работоспособности при сбо х. Целью изобретени вл етс ускоре . восстановлени работоспособности при сбо х. Поставленна цель достигаетс тем что в дес тичный счетчик, содержащий элемент совпадени и п ть1Л триггеров , тактовые входы которых соединены со счетным входом дес тичного сЧётчи ка, пр мой выход первого ЗК триггера соединен с J. входом второго JK триггера и первым входом элемента совпадени , выход и второй вход которого соединены соответственно с к входом третьего IK триггера и пр мым выходом второго ЛК триггера, к вход которого соединен с инверсным выводом первого JK триггера, введены семь дополнительных элементов совпадени , выходы первого, второго и третьего дополнительных элементов совладени соединены с к входами соответственно первого, четвертого и п того ТК триггеров , первые входы первого, второго и третьего дополнительных элементов совпадени соединены с пр мым выходом второгоТК триггера, инверсный выход которого соединен с первым входами четвертого, п того, шестого и седьмого дополнительных элементов совпадени , выходы которых соединены с Т входами соответственно первого, третьего , четвертого и п того IK триггеТ/ов , втопые входы первого, второго и третьего дополн ительных элементов совпадени соединены с инверсными выходами соответственно П того тре.тьего и четвертого JK триггеров,пр мые выходы которых соединены с вторыми входами соответственно четвертого , шестого И седьмого дополнитель ,ных элементов совпадени , второй вход и выход п того дополнительного элемента совпадени соединены соответственно с инверсным выходом перво{ГО IK триггера и I входом третьего JK триггера.The invention relates to automation and computing devices and can be used to implement technical means in these areas. A known decimal counter containing a coincidence element and five JK flip-flops, clock inputs of which are connected, with a counting input of the ten-th counter, the direct output of the first JK flip-flop is connected to the T-input of the second 1 K trigger and the first matching element element. Adeni output and the second input of which is connected respectively to the input 1 of the third JK trigger and the inverse input of the second TC trigger / k. whose input is connected to the inverse output of the first TC of the trigger 1. The disadvantage of this decimal counter is low speed (recovery failsafe performance. The aim of the invention is to accelerate the performance of failures. The goal is achieved by the fact that the decimal counter containing the coincidence element and five triggers whose clock inputs are connected to the counting input of the ten counter, direct output The first ZK trigger is connected to J. The input of the second JK trigger and the first input of the coincidence element, the output and second input of which are connected respectively to the input of the third IK trigger and the direct output of the second LC trigger, to the input of which one with the inverse output of the first JK flip-flop, seven additional matching elements are entered, the outputs of the first, second and third additional elements of the joint are connected to the inputs of the first, fourth and fifth TC of the triggers, respectively, the first inputs of the first, second and third additional elements of the match are connected to the right the second output of the second TC trigger, the inverse output of which is connected to the first inputs of the fourth, fifth, sixth and seventh additional matching elements, the outputs of which are connected to the T inputs the first, third, fourth, and fifth IK triggers / s, respectively; the second inputs of the first, second, and third complementary elements of the match are connected to the inverse outputs of the first three and four JK triggers, respectively, whose forward outputs are connected to the fourth , the sixth and seventh additional coincidence elements, the second input and the output of the fifth additional coincidence element are connected respectively to the inverse output of the first {GO IK flip-flop and I-th input of the third JK flip-flop.
rfa фиг. I приведена структурна электрическа схема дес тичного счетчика; на фиг. 2 показан граф переходев дес тичного счетчика.rfa of FIG. I shows the structural electrical circuit of the ten meter; in fig. 2 shows the transition graph of a decimal counter.
дес тичный счетчик содержит элемент i совпадени , п ть 1К;триггеров 2, 3, 4, 5,6 и семь дополнительных элементов совпадени 7,,10, 11, 12, 13, тактовые входы Jk триггеров с эёдйнёны со счётным входом 14 дес тичного счетчика, пр мой выхо;ц первогоJK триггера 2 соединены с входом ВТорогоУКтриггера 3 и первым входом элемента совпадени 1, выход и второй вход которого соединены соответственно с к входом третьего ТК триггера 4 и пр мым выходом второго ТКтриггера 3, К вход которого соединен с инверсным выходом первого JK триггера ., выходы первого 7.г второго 8 и третьего 9 дополнительных элементов совпадени соединены с К входами соответственно первого 2,четвертого 5 и п того б ТК триггеров,пер- вые входы первого 7,второго 8 и третьего 9 дополнительных э ементой совпадени соединены с пр мым вькодом второго ТК триггера 3,инверсный выход которого соединен с первыми входами четвертого 10,п того 11,шестого 12 и седьмого. 13 дополнительных элементов совпадени ,выходы КОТ01Ж1Х сое дйнены. с Т входами соответственно первого 2,третьег.о 4,четвертого 5 и п того б ТК триггеров,вторые входы первого 7,второго 8 и третьего 9 дополнительных элементов совпадени со.едйне .нЫ с инверсными выходами соответственно п того б,третьего 4 и четвертого 5 JK триггеров,пр мые выходы которых соединены с вторыми входами соответственно четвертого 10,шестого 12 « седьмого 13 дополнительных элементов совпадени ,а второй вход и выход п того дополнительного элемента совпадени 11 соединён соответственно с инверсным выходом первого JK триггера 2 и J входом третьего ТК триггера 4.The decimal counter contains an i match element, five 1K; flip-flops 2, 3, 4, 5.6, and seven additional items matching 7,, 10, 11, 12, 13, clock inputs Jk triggers with edited with a countable input 14 decimal the counter, direct output; c of the first JK trigger 2 is connected to the input of the VCPROT Trigger 3 and the first input of the coincidence element 1, the output and the second input of which are connected respectively to the input of the third TC of the trigger 4 and the direct output of the second TC of the trigger 3, whose input is connected to the inverse the output of the first JK trigger., the outputs of the first 7.d second 8 and t In this case, 9 additional elements of coincidence are connected to K inputs of the first 2, fourth 5, and fifth and second TC triggers respectively, the first inputs of the first 7, second 8 and third 9 additional coincidence elements are connected to the right of the second TC trigger 3, the inverse output which is connected to the first inputs of the fourth 10, p 11, sixth 12 and seventh. 13 additional matching elements, outputs KOT01ZH1X soyeny. with T inputs of the first 2, third of 4, fourth 5 and p of the second TC of flip-flops respectively, the second inputs of the first 7, second 8 and third 9 additional elements coincide with one another. Inverted with inverse outputs of the second, third and 4 the fourth 5 JK flip-flops, the direct outputs of which are connected to the second inputs of the fourth 10, sixth 12 "seventh 13 additional matching elements, respectively, and the second input and output of the fifth additional matching element 11 are connected respectively to the inverse output of the first JK trigger 2 and J m third TC trigger 4.
(Дес тичный счетчик работает следую щил4 образом.(The decimal counter works in the following way.
Счетные импульсы подаютс на вход 14. При отсутствии .сбоев работа счетчика осуществл етс по циклическомуCounting pulses are fed to input 14. In the absence of malfunctions, the counter operates in a cyclic manner.
692094692094
пути показанному на графе переходов. При по. влении сбо дес ти шый счетчик в соответствии с графом его переходов возвращаетс к циклическому пути максимум за три входных импульса, что позвол ет ускорить восставновлёние нормального функцинировани счетчика.paths shown on the transition graph. When on. In the event of a failure, the tenth counter, in accordance with the graph of its transitions, returns to a cyclic path with a maximum of three input pulses, which makes it possible to speed up the restoration of the normal functioning of the counter.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772525305A SU692094A1 (en) | 1977-09-20 | 1977-09-20 | Decimal counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772525305A SU692094A1 (en) | 1977-09-20 | 1977-09-20 | Decimal counter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU692094A1 true SU692094A1 (en) | 1979-10-15 |
Family
ID=20725269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772525305A SU692094A1 (en) | 1977-09-20 | 1977-09-20 | Decimal counter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU692094A1 (en) |
-
1977
- 1977-09-20 SU SU772525305A patent/SU692094A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU692094A1 (en) | Decimal counter | |
SU718931A1 (en) | Modulo eight counter | |
SU1396275A1 (en) | Synchronous frequency divider | |
SU834925A1 (en) | Majority counting device | |
SU617846A1 (en) | Divider of frequency by six | |
SU860317A1 (en) | Reserved pulse counter | |
GB1103286A (en) | Digital counter/divider | |
SU738176A1 (en) | Decade counter | |
SU411609A1 (en) | ||
SU824436A1 (en) | Percentage digital measuring converter | |
SU546111A1 (en) | Counter register-adder | |
SU1221747A1 (en) | Synchronous frequency divider with 12:1 countdown | |
SU410560A1 (en) | ||
SU805480A1 (en) | T flip-flop | |
SU595862A1 (en) | Pulse-frequency doubler | |
SU518003A1 (en) | Reversible decimal pulse counter | |
SU1290517A1 (en) | Counting device | |
SU1529207A1 (en) | Device for input of digital information | |
SU959084A1 (en) | Counter serviceability checking device | |
SU826554A1 (en) | Dynamic flip-flop | |
SU1383359A1 (en) | Multiport signature analyzer | |
SU435524A1 (en) | POSSIBLE-PERFORMANCE DEVICE | |
SU966908A1 (en) | Sensory switching device | |
SU1067491A1 (en) | Information input device | |
SU411465A1 (en) |