SU687452A1

SU687452A1 - Device for solving integral equations

Info

Publication number: SU687452A1
Application number: SU782599160A
Authority: SU
Inventors: Виталий Петрович Боюн; Леонид Григорьевич Козлов; Владимир Григорьевич Тракай
Original assignee: Ордена Ленина Институт Кибернетики Ан Украинской Сср
Priority date: 1978-04-04
Filing date: 1978-04-04
Publication date: 1979-09-25

Description

(54) УСТЮЙСТВО ДЛЯ РЕШЕНИЯ ИНТЕГРАЛЬНЫХ УРАВНЕНИЙ(54) APPROACH TO SOLVING INTEGRAL EQUATIONS

i--36 Предлагаемое устройство содержит группу л-енераторов 1 функций, группу коммутаторов 2, группу сумматоров 3, группу узлов 4 выделс .и приращений, группу реверсивных счетчиков 5, коммутатор 6 регистр 7., блок 8 управлени . Устройство работает следующим образом. Перед началом работы начальное приближение функции заноситс в реверсивные счетчики 5, а соответствующее ему значение нев зок - IB сумматоры 3. В регистр 7 заноситс число разр дов сдвига, которое посто нно подаетс на управл ющие входы коммутаторов 2. При выполнении очередной итерации по сигналу. с блока 8 узлы 4. вьщел ют приращени , кото- 15 i - 36 The proposed device contains a group of l-generators of 1 functions, a group of switches 2, a group of adders 3, a group of nodes 4 highlight and increments, a group of reversible counters 5, a switch 6 register 7., a control block 8. The device works as follows. Before starting, the initial approximation of the function is entered into the reversible counters 5, and the corresponding imbalance value is IB adders 3. The register 7 contains the number of shift bits, which is constantly applied to the control inputs of the switches 2. When the next iteration of the signal is performed. from block 8, nodes 4. select the increments that are 15

рые поступают на соответствующие сумматоры 3, на коммутатор 6 и на соотеетствующие реве сивные счетчики 5, где суммируютс со значени ми функции, полу генными на предыдущей итерации. По команде с блока 8 генераторь 1 выдают значени функций, которые через коммутаторы 2, где осуществл етс сдвиг их на соответствующее число разр дов вправо, поступают на соответствующие сумматоры 3. Одновременно с выхода коммутатора б по сигналу блока 8, на соответствующие входь сумматоров 3 поступают последовательно приращени . В . сумматорах 3 происходит вычисление приращений нев зок и суммирование их со значе1ш ми нев зок, полученными на предьщущей ите- . рации. После окончани итерации в реверсивных счетчиках 5 содержатс значени функции, а на выходах сумматоров 3 - значени соответствующих нев зок. Последующие итерации . выполн ютс аналогично. Команду на окончание работы выдает блок 8.These are fed to the corresponding adders 3, to the switch 6, and to the corresponding revive counters 5, where they are summed up with the function values that were obtained at the previous iteration. On command from block 8, generator 1 outputs the values of functions that, through switches 2, where they are shifted to the appropriate number of bits to the right, arrive at the corresponding totalizers 3. At the same time, from the output of the switch b, the signal of block 8 receives the corresponding inputs of the adders 3 incrementally. AT . adders 3 calculates the increments of the nets and their summation with the ne values of the nets obtained at the previous iteration. walkie-talkies. After the end of the iteration, the values of the function are contained in the reversible counters 5, and the values of the corresponding biases at the outputs of the adders 3. Subsequent iterations. are similar. The team at the end of the work gives block 8.

ответствующие коммутаторы группы соединены с первыми входами сумматоров группы, вторые входы которых соединены с выходом коммутатора , выходы каждого узла вьщелени приращений группы соединены со входом сбответ- ствующего реверсивного счет1шка группы, с соответствующим входом коммутатора и третьим входом соответствующего сумматора группы, выход регистра соединен с управл ющими входами коммутаторов группы, третий выход блока управлени соединен с управл ющим входом коммутатора.The corresponding switches of the group are connected to the first inputs of the group adders, the second inputs of which are connected to the switch output, the outputs of each node of the group increments are connected to the input of the current reversing group account, the corresponding switch input and the third input of the corresponding group adder, the register output is connected to the control switches of the group, the third output of the control unit is connected to the control input of the switch.

Источники информации, прин тые во внимаше при зкспертизеSources of information taken into account during the examination

1.Авторское свидетельство СССР № 519736, кл. G Об J 1/02, 1974.1. USSR author's certificate number 519736, cl. G About J 1/02, 1974.

2.Верлань А. Ф. Методы рещени интегральных уравнений на аналоговых вычислительных2. Verlan A. F. Methods of solving integral equations on analog computing

Claims

masch shah. Kiev, 1972. (prototype). 4 The invention The device for solving integral equations, containing a group of function generators, the inputs of which are connected to the first output of the control unit, a group of adders, the outputs of which are connected to the first inputs of the corresponding selection nodes of the group increments, the second inputs of which are connected to the second output of the control unit, the switch , characterized in that, with a chain of increasing accuracy and reducing equipment, a group of switches, a register and a group of reversible counters are introduced into it, with the outputs of the generators group functions through se