Оно содержит первый 1 и второй сумматоры-вычитатели, сумматор 3, тыре регистра сдвига 4-7, блок 8 з дани показател степени, блок ана аа сходимости 9 и блок управлени Процесс вычислени функции вид УХ основан на одновременном решен итерационном процессе системы разн ных рекуррентных соотношений, напр мер, дл двоичной системы счислени V«-X , V,,,i.) -H Xji2 V - О r-t-l при Vj.; 0 0,l,...,n J,ji SlgnVjj npw Vj,i.0 ,Ui Xji + 4iiXii2- X -1 o-Y YjM.in jifAiiZ, где Aj{ равно ; дл К «2 Aii«2iiUj{2-2 -b2 j; Ал К 3 Aj,() + дл Ai,-Zi,,(2-2 2 -2 K2-2 -2 2 2- iJ Aii Ziitvjj(2-2 Z -2 +2-2 + ., +2-2 2H2 -2 +-2-2 b2 -2 j;It contains the first 1 and second adders-subtractors, the adder 3, the four shift register 4-7, the block 8 for creating the exponent, the convergence block 9 and the control unit. ratios, for example, for the binary number system V «-X, V ,,, i.) -H Xji2 V - О rtl with Vj; 0 0, l, ..., n J, ji SlgnVjj npw Vj, i.0, Ui Xji + 4iiXii2- X -1 o-Y YjM.in jifAiiZ, where Aj {is equal; for K "2 Aii" 2iiUj {2-2 -b2 j; Al K 3 Aj, () + dl Ai, -Zi ,, (2-2 2 -2 K2-2 -2 2 2- iJ Aii Ziitvjj (2-2 Z -2 + 2-2 +., + 2- 2 2H2 -2 + -2-2 b2 -2 j;
Цикл вычислени функции состоит из П + 1 основных итераций, где п - число разр дов одного из аргументов. Кажда итераци выполн етс последователь но за n-t-тп тактов, где m - число дополнительных разр дов дл компенсации погрешности окружени чисел при рдвиге.The function calculation cycle consists of P + 1 main iterations, where n is the number of bits of one of the arguments. Each iteration is performed successively in n-t-tp cycles, where m is the number of additional bits to compensate for the error in the environment of numbers when rdwig.
Устройство работает следующим образом .The device works as follows.
Первоначально в регистр сдвига 4 заноситс дополнительный код аргумента X, в регистр сдвига 5(и соответственно в регистр сдвига 7) - код ар- .. гумента X, а в регистр сдвига б - код аргумента У. Включаетс генератор тактовых (сдвигающих) импульсов в блоке управлени 10. В любой -и итерации с выхода блока управлени 10 вы; аетс сери (последовательность) тактовых импульсов дл сдвига содержимого регистра сдвига 7 и значенийZjt в блоке 8 задани показател степени, а также продвижени содержимого регистров сдвига 4-7 на входы сумматоров-вычита- телей 1, 2 и сумматора 3. Результаты каждой итерации записываютс с выходов сумматоров-вычитателей 1, 2 и сумматора 3 младшими разр дами вперед в освобождающиес при сдвиге старшие раз- вОр ды регистров сдвига 4-6 и продвигаютс в сторону младших разр дов. В конце каждой итерации в блоке анализа сходимости 9 определ етс цифра псевдочастного , котора выдаетс gg Initially, the additional code of argument X is entered into shift register 4, shift code 5 (and, accordingly, shift register 7) is the code of argument X, and shift code by argument code Y is included. The clock (shifting) pulse generator is turned on control unit 10. In any iteration from the output of the control unit 10 you; A series (sequence) of clock pulses for shifting the contents of shift register 7 and Zjt values in block 8 of the setting of the exponent, as well as advancing the contents of shift registers 4-7 to the inputs of totalizers-subtractors 1, 2 and adder 3. The results of each iteration are recorded with outputs of adders-subtractors 1, 2 and adder 3 with lower bits of forward to higher shear-freedoms of shift registers 4-6 and moving towards lower bits. At the end of each iteration in the convergence analysis block 9, the pseudo-part digit is determined, which is given gg