SU684550A1 - Специализированный процессор - Google Patents

Description

I

Изобретение относитс  к области вычислительной техники и может быть использовано при построении высокопроизводительных специализированных ИВМ, предназначенных дл  реализации преобразований линейной алгебры, в частности умножени  матрицы на матрицу.

Известно арифметическое устройство специализированной вычислительной машины , работающей в системе счислени  остаточных классов l , .и реализующей преобразование линейной алгебры, в частности умножени  матрицы на матрицу. Недостатком такого АУ  вл етс  сравнительно невысокое быстродействие и повышенный расход, оборудовани , вызываемый тем,что, в частности, умножение матрицы на матрицу в нем св зано с вычислением значений суммы .

Наиболее близким по технической сущности к изобретению  вл етс  специализированна  электронна  счетна  машина 2J, содержаща  регистры исходных данных и

результатов, управл ющие входы-выходы которых соединены с входом-выходом блока управлени , блок пам ти, сумматор-вы- читатель, умно ситель, причем выходы регистров исходных данных соединены с соответствующими входами умножител  и сумматора-вычитател , выход которого соединен со входом первого регистра результата , выход блока пам ти соединен с первыми входами регистров исходных данных -3.

Недостатком такой машины  вл етс  ее низка  производительность. При решении большого числа прикладных задач в конечном счете приходитс  иметь дело с системами линейных уравнений с очень большим числом переменных (до 10 переменных ). В результате возникает необходимость в выполнении операций над матрицами того же пор дка, что и решаемые системы уравнений, т.е. пор дка 10 .

Вычисление значени  суммы о Ь традиционными методами в этом случае требует значительных временных затрат. 368 Целью изобретени   вл етс  повышение 11роиаволита17ьности устройства. Поставленна  цель достигаетс  введением в предложенный процессор дешифратора констант нулевизации, дешифратора свертывани  матрицы, дешифратора промежуточных преобразований развертывани  матрицы, дешифратора развертывани  матрицы и второго регистра результата . При .этом выходы первого и второго регистров исходных данных через дешифратор свертывани  матрицы соединены с первым входом второго регистра результата , второй вход которого соединен с вы ходом сумматора-.вычитател . Выход умножител  соединен с третьим входом второго регистра результата и вторым входом второго регистра исходных данных. Четвертый вход второго регистра результата соединен с выходом блока пам ти, а выход - с вхо- дом блока пам ти, вторыми входами третьего и четвертого регистров исходных данных и через дешифратор промежуточных преобразований развертывани  матрицы с третьими входами третьего и четвертого регистров исходных данных, выходы кото рых соединены с третьим и четвертым вхо дами первого и второго регистров исходны данных и через дешифратор констант ну певизации с п тым входом, сумматора-вы- читател . Выход первого регистра результата соединен через дешифратор развертывани  матрицы с п тыми входами первого и второго регистров .исходных данных, выходы Которых соединены с входом блока пам ти. Управл ющий вход-выход сумматора-вычитател  соединен с входом-выходом блока управлени . Структурна  схема специализированного процессора показана на чертеже . Процессор содержит регистры 1 -- 4 исходных данных, дешифратор 5 констант нулевизации , дешифратор 6 свертывани  матрицы , второй регистр 7 результата, дешифратор 8 промежуточных преобразований развертывани  матрицы, сумматор-вычитатель 9, умножитель 10, первь.й регистр 11 результата, дешифратор 12 развертывани  матрицы, блок пам ти 13, блок 14 управлени , каналы 15 19, по которым информаци  из блока пам ти 13 поступает в регистры 1 -4 и 7 соответственно, каналы 20 - 22, по которым информаци  из регистра 1 поступает в дешифратор 6, блок пам ти 13 и сумматор-.вычитатель. 9 соответственно , каналы 23 25, по которым информаци  из регистра 2 поступает Э, блок пам ти 13, с,мматор вычитатель 04 9и дешифратор 6 соответственно, каналы 26 - 30, по которым информаци  иа регистра 3 поступает в регистр 1 и 2, дешифратор 5, сумматор-вычитатель 9 и умножитель 1О соответственно, каналы 31 35, по которым информаци  поступает из регистра 4 в регистры 1 и 2, дешифратор 5, сумматор-вычитатель 9 и умножитель 10соответственно, канал 36, по которому информаци  с дешифратора 6 поступает на регистр 7, каналы 37, 38, по которым информаци  и  сумматора-вычитател  9 поступает на регистры 7 и 11 соответственно , канал 39, по которому информаци  с выхода дешифратора 5 поступает на вход сумматора-вычитател  9, каналы 40, 41, по которым информаци  с выхода умножител  10 поступает на входы регистров 7 и 2 соответственно, каналы 44 - 43, по которым информаци  с выхода регистра 7 поступает на вход блока пам ти 13,, вход дешифратора 8 и входы регистров 3 и 4 соответственно, каналы 46,47, по которым информаци  с .выхода дешифратора 8 поступает на входы регистров 3 и 4 соответственно , каналы 48, 49, по которым информаци  с выхода дешифратора 12 поступает на входы регистров 1 и 2 соответственно , канал 50, по которому информаци  с выхода регистра 11 поступает на вход дешифратора 12. Дл  данного специализированного процессора принципиально важное значение имеет выбор способа представлени  перерабатываемой информации. В качестве такого способа использована система счислени  остаточных классов (ССОК). Главным преимуществом ССОК в данном процессоре  вл ютс  удобство выполнени  преобразовани .исходной матрицы к отвечающему ей действительному числу, простота выполнени  умножени  и удобство перехода от действительного числа к отвечающей ему матрице. В соответствии с выбором ССОК каждьм из дешифраторов 5, 6, 8 и 12 представл ет собой некоторый набор дешифраторов по каждому из модулей 1. ,Рц. выбранной ССОК. Сумматор-вычитатель 9 содержит k модульных сумматоров-вычитателей , выполн ющих сложение (вычи-тание ) по соответствующим модул м Р.,и Умножитель 10 содержит k множительных схем пп модул м Т,... Рь. Регист- оы 1-4, 7 и 11 рассчитаны на прием и хранение чисел представленных в ССОК, с диаазоном , состо щим из k модулей. Цифра о ка щому п лпапу такой ССОК представ 5684 лена в двоичной системе счУ1слени . Длина ретистра н с.ютветстве но схем суммато )а-вычитател , умножител  и дешифра торов рассчитана на рабочий диапазон с К модул ми, удовлетвор ющий условию представлени  матрицы - результата умно жени  в виде одного действительного числа . Этот диапазон обычно определ етс  2.Г) гп двоичными разр дами, где ппор док матрицы, am- количество дво- ичных разр дов представлени  элементов чисел матрицы. Процессор работает в трех основных режимах; -преобразование исходных матриц к , обеспечивающему эффективное выполнение собствергно операции умножени , -умножение матриц, -преобразование некоторого специального способа представлени  матрицы,  вл  ющейс  результатом умножени  матриц, к исходному виду. Кроме того, на основании предлагаемого устройства в случае необходимости может быть также выполнено преобразование исходной информации из позиционной систе мы счислени  в ССОК и из ССОК в позиционную систему счислени , а также из ССОК одного типа в ССОК другого типа (операци  расширени  представлени  чисел в ССОК). Работа процессора в режиме преобразовани  исходных матриц к виду, обеспечивающему эффективное выполнение операции умножени , состоит в следующем. Предположим, что числова  информаци  представл юща  элементы исходных матри записана в блок пам ти в ССОК диапазона Р . Предположим также, что преобразовываетс  матрица М следующего вида: Преобразование исходной матрицы к виду, обеспечивающему эффективное выполнение операции умножени  матриц, св зано с использованием двух стандартных операцийоперации свертывани  строк и операции свертывани  столбцов. Суишость операции свертывани строк покажем на примере свертывани  двух Ьерхних строк матрицы fA . В качестве исходной дл  преобразовани  информации используем квадратную матрицу М второго Пор дка,  вл ющуюс  некоторым элементом двух рассмотренных строк матрицы fA : При выполнении операции свертывани  матрицы М строк элементы записываютс  соответственно в регистры 3 и 4 процессора. Действительные числа, представл ющие элементы а и  , , как и все числа, представл ющие остальные элеме 1ты матрицы М заданы в диапазоне Р В результате операции свертывани  р выполн емой над матрицей М элементы Я и О;) 2. замен ютс  одним элементом - действительным числом диапазона Q Р . ,Дл  этого также должны элементы о( быть предварительно представлены в этом диапазоне Ц . Таков представление в процессоре выполн етс  на основе регистров 1-7, сумматора-вычитател  9 и дещифратора 5. При этом используетс  известный алгоритм (так называемый алго- pj нулевизации), описанный, например выражении (З). Дл  реализации этого алгорить5а- требуетс  - ( сложение, где - количество модулей ССОК диапазона Р . Расщиренное представление элементов записываетс  соответственно в регистры 1 и 2. На их место в регистры 3,4 записываетс  следующа  пара элементов Qji 32 матрицы М . После получени  расширенного представлени  элементов а, и а, начинае-гс  Выполнение собственно операции свертывани  строк. При выполнении этой операции информаци  из регистров 1,2 подаетс  на дешифратор 6.Дешифратор б реализует таблицу соответстви  такого типа, при котором паре входных q ,, , а 2 ставитс  в соответствие действигельное число, отвечающее комплексному числу вида flepexon от комплексного н сла к действнTt;;ibnoKty может быть выполнен, например, в соответствии с правилами, описанными в выражении (З). Информаци  с выхода дешифратора 6 поступает на регистр 7. Из регистра 7 она переписываетс  в блок па м ти. Действительное число, с помощью которого замен етс  комплексное число, требует дл  своего представлени  в два раза больше количества двоичных элементов блока пам ти, чем этого требуют действительна  и мнима  части комплексного числа. Из этого следует, что замена комп лексного числа действительным никаких изменений объема блока пам ти не требуе Те  чейки, которые использовались дл  хранени  комплексного числа, теперь используютс  дл  хранени  действительного числа. Числа Рт . С(2 с регистров 3,2 соответственно подаютс  на сумматорвычитатель 9 {сложение выполн етс  в диапазоне Р }, и полученна  на его выходе сумма ( а21 записываетс  в регистр 7 с последующей перезаписью в регистр 3, Числа CI22 О1  регистров 4 и 1 соответственно подаютс  на сумматорвычитательЭ Счисло а вычитаетс изчисла ч 5 . Полученна  на его выходе разность записываетс  в регистр 7 с последующей перезаписью в регистр 4. Проведенные преобразовани  соответствуют представлению исходной квадратной матрицы в следующем виде:

0()1

«.. ,

0(022 - а jj.

5 .

Как уже отмечалось, матрица

.1 -«1г «п °-.и замен етс  действительным числом. На этом кончаетс  первый цикл стандартной операции свертывани  двух верхних строк матрицы М . Дальнейшее преобразование матрицы М св зано с использованием матрицы

.ао) 31

(4)

(2Г°11 ьг.

о -.г -

где А , Д - члены, учитываюпгае результаты предыдущих преобразований. От этой матрицы в соответствии с описанными вьппе преобразовани ми осуществл ете 

переход к матрице

f(

(«па-) °

) -(о, Кг-Л) () та матрица получена так. 1 качсстг о л( ого CTo;ifUa ва г ненулевой столбиц второго слагаемого в выражении (З). В качестве правого столбца исполь сювапы элеенты a-ji , двух верхних ютрок атрицыМ, Применим преобразовани  к матрице (4), аналогичные тем, которые имели месо в первом цикле стандартной операции свертывани  строк проводимой над матрицей (2). Третий цикл преобразований св зан с использованием матрицы вида (,) правый столбец которой получен дописыванием к левому столбцу, полученному при выполнении второго цикла, очередных элементов а. , двух верхних строк матрицы ,W . После реализации некоторого числа циклов преобразований промежуточной матрицы в конечном счете получим матрицу вида о а„, tj Этой матрице ставитс  в соответствие действительное число, отвечающее матрице и, таким образом, в полученное представ ление матрицы М вноситс  некотора  погрешность. Заметим (это важно при выполнении обратного представлени  форм представлени  результата умножени  к матрице исходного пор дка), что замена матрицы () О ( А) о на матрицу ()-(c.,) («пИА) эквивалентна дописыванию в первой и вто рой строках исходной матрицы К элемен тов -Ор2 f щ А соотве ственно. Числовые значени  этих элементов с их знаками, наход щиес  в регист рах 1,2, переписываютс  в блок пам ти. Процедура, примененна  к первой и второй строкам матрицы М , повтор етс затем кЗи4,5и6и т.д. строкам. Причем если пор док матрицы М нечет ньй, добавл етс  строка, все элементы которой принимают нулевое .значение. в результате применени  описанной процедуры ко всем строкам матрицы М Получаетс  некотора  нова  матрица с вдвое меньшим числом строк, .ролученна  матрица представл ет исходную матрицу М с погрешностью, определ емой введе нием дополнительного столбца в матрицу М , из соответствующих дополнительны элементов , получаемых в результате ука занных преобразований строк. Если описанную процедуру преобразовани  строк применить теперь (соответствующим образом ) к столбцам, их число также буде уменьшено вдвое. Особенность использевани  описанной процедуры состоит в том, что теперь уже берутс  не две вер них строки матрицы М . а два ее крайних столбца - первый и второй. И элементы, над которыми выполн етс  циклическа  onepauHHi выбираютс  от верхних к нижним . Полученна  таким образом матрица представл ет исходную с погрешностью, эквивалентной введению в исходную матр цу М некоторой дополнительной строки с элементами, получаемыми в результате преобразовани  столбцов. Эта дополнительна  строка в матрице записываетс  как ее нижн   строка. Итак, в результате выполнени  описанных преобрааованнй матрицы N1 справа налево и сверху вниз , исходна  матрица пор дка п сводитс  к матрице пор дка -2Последовательное применение этого преобразовани  позвол ет свести с некоторой погрешностью исходную матрицу произвольно1Х ) пор дка, к матрице первого по5йдка , т.е. заменить с некоторой погрешностью исходную матрицу некоторым действительным числом, В результате выполнение операций над матрииакш может быть сведено к операци м над действительными числами. В частности, умножение двух матриц может быть заменено умножением двух действительных чисел. Возникающа  здесь погрешность результата из-за погрешности сведени  исходных матриц к действительным Числам может быть ликвидирована при обратном преобразовании дей- ствительного числа - результата умножени  к матрице исходного вида. В случае, когда выполн етс  умножение двух матриц (например, матрицы А на матрицу 5 )- матрица-мноншмое А преобразуетс , начина  со строк, а матрицамножитель В - начина  со столбцов. Дополнительна  строка матрицы А и дополнительньй столбец матрицы Ь в образовании элементов искомой матрицы-произведени  не используетс , и, таким образом , эти строка и столбец в -образовании, погреишости не участвуют. При выполнении описанных преобразований матриц элементы дополнительной строки матрицымножимого , и элементы дополнительного столбца матрицы-множител  в блоке пам ти не запоминаютс  и в процессе вычислени  не используютс . Умножение матриц, представленных действительными числами .выполн етс  известными методами перемножени  двух действительных чисел. В предлагаемом процессоре оно выполн етс  в ССОК - одно из чисел записываетс  в регистр 3, а второе - в регистр 4, Результат умножени  с выхода умножител  10 запис1:)В;1етс  в блок пам ти.

11

Рассмотрим работу предлагаемого процессора в режиме обратного преобразовани  специального представлени  матрицы к исходному виду, т.е. в режиме, когда от действительного числа, представл юшего некоторую матрицу, осуществл етс  переход к этой матрице. Указанный перехоц от числа к матрице св зан и в случае свертывани  матрицы к числу, с использованием двух стандартных операцийопепации развертывани  столбцов и операции развертывани  строк.

Действительное число (обозначим его через О. ) из блока пам ти записываетс  в регистр 7. Определ ем комплексное число /. - f J которое соответствует

этому действительному числу о . Переход от действительного числа к-, Комплексному числу может быть выполнен, например, с правилами, описанными в выражении (З).

Из регистра 7 число 4 поступает на дешифратор 8, в KofbpOM структурно зафиксирована таблица перехода от действигелыюго числа к числам Г иг , удовлетвор ющим условию э (тос( ) fs (c(mod р2 -f ) где о. ч Ь - соответственно действительна  и мнима  части рассматриваемого комплексного числа (в данном случае комп лексное число Q имеет только действительную часть, котора  совпадает с а(, мнима  часть равна нулю, т.е. bi О ). Величина ( Р 4 q )норма комплексного числа-диапазона, по которому определ етс  наименьший вычет комплексного числа О . С выхода дешифратора 8 числа Г , подаютс  на регистры 3 и 4, где их представление с помощью сумматора-вычитател  9, регист ров 1 и 2 и дешифратора 5 расшир етс  от диапазона представлени  в ССОК с комплексными модул ми с нормой ( р2 + cj, ).до диапазона с нормой N, ( р - ) , где N , удовлетвор ет условию 1. - ()

в 84

12

Число г и I , предст,чвлениь Р в ССОК, Комплексный диапазон которой ик:еет норму N, записываютс  в регистр 11, откуда они подаютс  на дешифра1ор 12. Этот дещифратор построен так, что каждой паре Гиг на ег-о выходе по вл ютс  действительна  О, и мнима  of« части наименьшего вычета кo плeкcнoгo. числа по комплексному модулю, норма которого равна М . Итак, с выхода дешифратора 12 Р, и а 2. соответственно записываютс  в регистры 1 и 2, Выполненное преобразование действительного числа а можно условно рассматривать

как развертывание действительного числа , представл ющего .результрт умножени  исходных матриц, в матрицу вида

а)

П

Claims (3)

1. Полезной информацией дл  нахождени  искомой матрицы  вл етс  часть матрицы (7), а именно верхн   ее строка. Нижн   строка  вл етс  избыточной, в результате чего она может быть опущена. Итак, описанное выше преобразование позволило Поставить в соответствие действительное число а матрице (8). h а, , Дальнейшее развертывание матрицы (8) св зано с выполнением стандартной операции развертьшани  строк матрицы, Сушность этой операции состоит в следующем . Возьмем число 02 из регистра
2. 2. При этом учитываетс  то, что число О, -f Это условие накладывает отпечаток на описанную процедуру тем,что ССОК, в которой провод тс  преобразовани , имеет диапазон, в два раза меньший, чем диапазон при развертывании числа р (здесь сравнение диапазонов осуществл етс  в логарифмическом масштабе). Вы полним над этим числом аналогичную описанной выше процедуру замену его комплексным числом. Затем о-- комплексного числа .соответствующего О перейдем к матрице вида 10-aj Поскольку а  вл етс  элементом крайнеГо правого столбца развертываемой матрицы (8), то нравьй столбец матрицы (9) отбрасываетс  и дл  дальнейших нреобрааований рассматриваетс  матрица Далее ,число а также замен етс  комплексным числом, которое соответствует матрице /. /-1 1 Суммируем матрицу 110 с матрицей (.11 ... так, что матрица-результат будет иметь . / ( о1-а;).ь; ( а .а)) 6 Указанное суммирование выполн етс  с помощью регистров 1-4 и 7 и сумматоравычитател  9. На этом-.оканчиваетс  од им i цикл стандартной операции развертывани  строк матрицы. Полученна  матрица (12) соответствует действительному числу С) . Если это действительное число Q рассматривать как частный случай матрицы, то число q есть матрица первого пор дка. Описанна  процедура позволила перейти от матриц первого пор дка к соответствующей ей /1о п матрице второго пор дка (12). Дл  учета погрешности, возникающей в представлении результата умножени  из-за погрешности сведени  исходных матриц к действитель-: ным числам, элементы полученной матрицы скорректируем следующим образом. Из каж дого элемента этой матрицы вычтем произ ведение соответствующих элементов столбцов множимого и, строк множител , которые были записаны в блок пам ти дл  уче та погрешности, возникающей при выполнении операции пр мого преобразовани  исходных матриц-сомножителей в действительный числа. Дл  учета поправки к элементу-О, пищам из блока пам ти в регистры 3, 4 соответст-венно числа а | и Ь , представл ющие столбец и строку исходных матриц, записанных дл  коррекции. G8 за O Содержимое регистров 3,4 подаетс  на умножитель 10. Результат умножени  за- писываетс  в регистр 2 , Содержимое регистров и и 1 подаетс  на сумматор вы- читатель (содержимое регистра 2 вычитаетс  из содержимого регистра 1). Результат операции записываетс  в регистр 7 с Последующей перезаписью в оперативную пам ть. Дл  учета поправки к а перепишем этот элемент из блока пам ти в регистр 1. В регистр 3 запишем Ьлл столбца множимого, записанного в. оперативную пам ть на этапе пр мого преобразовани  исходной матрицы в число дл  коррекции, Содержих.ое регистров 3,4 (соответственно числа-02 . ) подаютс  на ум{1ожитель 10. Результат умножени  запись ваетс  в регистр 2, Содержимое регистров 2 вычитаетс  ;:э содержимого , регистра 1 на сумматоре-вычитателе. Ре- . - зультат операции записываетс  в регистр 7 с последующей перезаписью в блок пам тл . Аналогично корректируютс  элементы Ь и Ь матрицы, причем при вычисл етс  поправкорректировке CS.o, ifexp jQ P корректировке b - попоавка Ь-э-} 1i Э3. 1аким образом, результатом описанных преобразованир  вл етс  откорректированна  матрица второго пор дка видакорректированные значени  элементов мат Дальнейщиепреобраоовани  св заны с переходом от матрицы (13) второго пор дка к матрице четвертого пор дка. Если описанную циклическую операцию преобразовани  строк (их развертывание/применить теперь соответствующим образом к столбцам матрицы (13), то их число будет увеличено вдвое. Особенность использовани  описанной операции состоит в том, что теперь берутс  дл  чзвертывани  не эл -ne MOiiT.i строк, a эломопты стольцов. Элементы над которыми выполн етс  эта цик лическа  операци J выбираютс  от нижних элементов столбца к верхним. Применение операций развертывани  ко всем столбпак матрицы (13) преобразует ее к матрице с удвоенным числом столбцов. Применим теперь к полученной матрице циклическую операцию развертывани  строк. Эта операци  увеличит число строк в матрице в два раза. Таким образом поочередное применение к матрице (13). циклических операций развертывани  столбцов и строк позволило нам перейти от матрицы второго пор дка (13) к мат рице четвертого пор дка. Дл  полученной матрицы, как и дл  матрицы второго пор дка , производим ликвидацию погрешности котора  имеет место при переходе от работы с матрицами четвертого пор дка к работе с матрицами второго пор дка. С этой целью производим с элементами полученной матрицы четвертого пор дка ана логичные операции ликвидации погрешности , которые имели место при ликвидации погрешности с элементами матриць второго пор дка (13). Примен   к полученной матрице четвер того Пор дка указанные циклические one- .рации развертывани  столбцов и строк, а также операции ликвидации погрешности перейдем от матрицы четвертого пор дка к матрице восьмого пор дка. Аналогично переходим от матрицы восьмого пор дка К матрице 16 пор дка и т.д. до пор дка, совпадающего с пор дком исходных матриц . Использование предлагаемого матрич- Но-векторного процессора позвол ет существенно увеличить эффективность переработки информации при реализации операций над матрицами и векторами. Так . в частности, анализ конкретных, задач, существенным образом испольауюшнх предлс женный процессор, показал следующее. При умножении матриц м -го пор дка в предложенном матрично-векторном процессоре требуетс  ( умножений. 4 п сложений и г(,.) „4; операций «юш рени  П)опстлилеии  чисел (онерапий иуловизации), где Дл - операци  нулепиеу:1ции чисел элементов кв-щратной магрицы пор дка h. ; число слагаемых в скобках выражени  (14) равно , Д - операци  нулевизации чиселэлементов пр моугольной матрицы с длиной строкиг и длиной столбца П, Если m - число модулей ССОК, в которой представл ютс  элементк квадратной матрицы пор дка- п , то указанные операции нулевизацни дл  своей реализации требуютследующего числа сложений: дл  нулевизации Д требуетс  (т-1) сложений, Д- - (2т-1) слодл  нулевизации дл  нулевизации гп ) сложений , а дл  нулевизации Д. -( -1) сложений . Подставив приведенные вьгше выражени  в (14) увидим, что количество М операций сложени , имеющее место при кулевизаци х , независимо от рассматриваемого пор дка матрицы и диапазона представлени  чисел равно (п(т-Я)5(2т-1) р- ...+Й ( )i(4-eogr2n)n2( сложений, а при гл -2 ( типичный случай ju а (4Еоо 2 П )п , Итого дл  умножени  матриц в нредлааемом процессоре требуетс  умножений ((-j} ,.. + (й:1| 6 П сложений (4йз§2п)п2+4п2 й()п2 Всего дл  реализации операций умножеи  дпух матриц в предлагаемом процессое требуетс  -(,, П)п2-ц,бп2 модульных операций, в то врем  как клас сический метод перемножени  матриц требует п умножений и п сложений действительных чисел. Аппаратурные затраты в предлагаемом процессоре определ ютс  аппаратурными затратами на п процессоров с диапазс ном до 30 двоичных разр дов. Общий объем ЗУ этих процессоров, кэмер етс  объемом, необходимым дл  хранени  перемножаемых матриц в их обычно исходном представлении. Однако можно ввести избыточность в процессор, котора  позволи1;ь не учитывать погрешность и тогда происходит дополнительное повышение производительности, В этом случае требуетс  выполнение одной операции умножени  и ( ) П сложений деиствительных чисел в ССОК, Увеличение объема блока пам ти процессора позвол ет отказатьс  от выполне- нени  операций расширени  (нулевизации) представлени  1 и Г . при развертывании чисел в матрице и комплексных составл ющих а и «2. при сворачивании матрицы в действительное число. Тогда дл  умножени  матриц потоебуетс  одна операци  умножени  и 4 П. сложений действительных чисел в ССОК. Следует отметить, что в предложенном процессоре с целью экономии аппаратуры можно не сворачивать матрицу по однбго действительного числа, а лишь сократить ее ПОРЯДОК, тогда в процессоре при перемножении матриц добавитс  еще вы11олнение (А , . , операций умножени  н ( у) операций сложени , где k - число , показывающее во сколько раз уменьшаетс  пор док матриц. Производительность в этом случае растет по кубическому закону, а аппаратурные затраты - по квадратному закону по сравнению с изменением коэффициента сокращени  пор дка матрицы. Так если процессор сокращает пор док матрицы в 2 раза, то при этом производительность повышаетс  в 8 раз, а аппаратурные затраты - в 4 раза. Если пор док матрицы сокращаетс  в 8 раз, соответст венно производительность повышаетс  в 512 раз и затраты на аппаратуру - в 64 рааа и т.д. Необходимо отметить, что предложенное сокращение количества операций умно жени  и сложени  приводит к увеличению разр дности обрабатываемых чисел. Возникает трудность, состо ща  в реализа-. ции этих операций в огромном диапазоне. Однако использование в вычислени х ССОК позвол ет ликвидировать этот недостаток, свед , например, врем  выполнени  операции умножени  {в этом случае) ко времени умножени  двух остатков по модулю, двоичное представление которого измер етс  обычно 8-16 разр дами. Формула изобретени  Специализированный процессор, содержащий регистры исходных данных и результатов , управл ющие входы-выходы ко- торых соединены с входом-выходом блока управлени , блок. гшм ти умматор-вычитатель и умножитель, причем выходы регистров исходных данных соединены с соответствующими входами умножител  и.. сумматора-вычитател , выход которого соединен со входом первого регистра результата , выход блока пам ти, соединен с первыми входами регистров исходных данных, отличающийс  тем, что, с целью повышени  производительности , в него введены дешифратор констант нулевизации, дешифратор свертывани  матрицы, дешифратор промежуточных преобразований ра8вертывани  матрицы, дешифратор развертывани  матрицы и вто- рой регистр результата, причем выходы первого и второго регистров исходных данных через дешифратор свертывани  матрицы соединены с первым входом второго регистра результата, второй вход которого соединен с выходом сумматоравычнтател , выход .умножител  соединен с третьим Входом второго регистра результата и вторым Входом второго регистра исходных данных, четвертый вход второго регистра результата соединен с выходом блока пам ти, а выход - с входом блока пам ти, Вторыми входами третьего и четвертого регистров исходных данных и через дешифратор промежуточных преобразований развертывани  матрицы - с третьими входами третьего и четвертого ре гистров исходных данных, выходы которых соединены с третьим и четвертым входами первого и второго регистров исходных данных и через дешифратор констант н певизации с п тым входом сумматора-41Ычитате ш , выход первого регистра результата соединен через дешифратор развёртывани  матрицы с п тыми вхоДами первого и второго регистров исходнь1х данных, выходы которых соединены с входом блока пам ти, управл ющий входвыход сумматор вычитател  соединен с входом-выходом блока управлени . Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство №480077,5

   кл. G Об F 7/50, 1975.

   Сов. радио, 1968. 2.Рабинович 3. Л. и др. Специализированна  электронна  счетна  машина СЭСМ. Киев, изд. АН УССР, 1961.
3. 3.Акумский И. Я. и др. Машинна  арифметика в остаточных классах, М.,