Claims (1)
Изобретение относитс к радиотехнике . Известен генератор псевдослучайны последовательностей двоичных сигналов , описанный в авторском свидетель стве 632067, содержащий генератор тактовых импульсов, делитель частоты на п, генератор на N-разр дном циклическом регистре, логический эле мент ИЛИ, логические элементы И и блок nporpaiNDH, состо щий из цикличес ких регистров сдвига. Недостатком данного генератора в л етс недостаточное число генерируе мых последовательностей. В цел х увеличени числа генерируемых псевдослучайных последовательностей в генератор введен дешифратор , вход;ы которого соединены с выходами циклических регистров сдвига блока программ, а выходы подключены к входам логических элементов И Структурна электрическа блок-, схема описываемого генератора приведена на чертеже. Генератор содержит генератор тактовых импульсов 1, делител) частоты 2 с коэффициентом делени п, генератор 3 на К-разр дном циклическом регистре сдвига,N -входной логический элемент ИЛИ 4, логические элементы И 5-7, блок прогргилм 8, состо щий из п-разр дных циклических регистров сдвига 9-11, дешифратор 12. Выходной сигнал снимаетс с выхода 13. Генератор работает следующим образом . Тактовые импульсы частоты IT ® нератора 1 осуществл ют последовательное продвижение записанной в циклических регистрах сдвига 9-11 двоичной информации, при этом каждое п-разр дное двоичное число, наход щеес в течение периода генератора 1 в выходных разр дах этих регистров , вл етс двоичным кодом номера соответствующего разр да N-разр дного циклического регистра генератора 3. По вл ющийс на одном из выходов дешифратора 12 соответствующий этому коду сигнал открывает один из логических элементов И 5-7 и пропускает двоичный сигнгш с выхода соответствующего разр да N -разр дного циклического регистра генератора 3 на вход гпогического элемента ИЛИ 4.В результате циклических сдв1:гов информации в блоке программ 8 на выходе логического элемента ИЛИ по вл етс . h двоичных сигналов формируемой последовательности , Импульсы с выхода делител 2, по тупа с частотой 4,/€ на тактовый вход генератора 3, осуществл ют цик лический сдвиг прследовательности. Поэтому за 2 -1 сдвигов последовательности в генераторе 3 на выходе логического, элемента ИЛИ 4 по вл ют с сигналы всех двоичных сиЖлов генерируемой последовательности При этом нулева последовательность кодируетс в блоке программ IB и ви:де двоичного числа из бднйх нуЛей, а дешифратор 12 декодирует все числа от 1 до 2 -1. Поэтому при по влении кода нулевой последов:ательйосТй в последних разр дах регистров 9-11 на всех выходах дешифратора по вл ютс сигналы логического нул ,, которые, закрыва логические элементы И 5-7, создают нулевой сигнал на выходе лйгического элемента ИЛИ. Формула изобретени Генератор псевдослучайных последовательностей двоичных сигналов по авт., св. №632067, о т л и ч а юW и и с . тем, что, с целью увеличени числа генери|)уёмых псевдослучайных последовательностей, в него введен дешифратор входы которого соеДийени с йыходаМи циклических регистров сдвига блока программ, а выходы подключений входам логических элемёнтов и. The invention relates to radio engineering. A pseudo-random sequence of binary signals is known, described in copyright certificate 632067, containing a clock pulse generator, a frequency divider by n, a generator on an N-bit cyclic register, a logical element OR, logical elements AND, and a block nporpaiNDH, consisting of a cyclic shift registers. The disadvantage of this generator is the insufficient number of generated sequences. In order to increase the number of pseudo-random sequences generated, a decoder is entered into the generator, whose input is connected to the outputs of cyclic shift registers of the program block, and the outputs are connected to the inputs of logic elements. The circuit of the described generator is shown in the drawing. The generator contains a clock pulse generator 1, a divider frequency 2 with a division factor n, a generator 3 on a K-bit cyclic shift register, N is an input logic element OR 4, logic gates AND 5-7, a progressive 8 block consisting of n - discharge cyclic shift registers 9-11, decoder 12. The output signal is removed from output 13. The generator operates as follows. The clock pulses of the frequency IT ® of the oscillator 1 carry out sequential advancement of the binary information recorded in cyclic registers of 9-11, with each n-bit binary number that is during the generator 1 period in the output bits of these registers is a binary code the number of the corresponding bit of the N-bit cyclic register of the generator 3. The signal corresponding to this code appearing at one of the outputs of the decoder 12 opens one of the AND 5-7 logic elements and passes the binary signal from the output An appropriate N-bit cyclic register of the generator 3 is input to the input of the OR 4 element. As a result of cyclic data transfer: information in the program block 8, the OR output of the logic element appears. h of binary signals of the generated sequence, Pulses from the output of divider 2, bluntly with a frequency of 4, / € per clock input of generator 3, carry out a cyclic shift of the sequence. Therefore, 2–1 shifts of the sequence in generator 3 at the output of the logical element OR 4 appear with the signals of all the binary sequences of the generated sequence. In this case, the zero sequence is encoded in the program block IB and vi: de binary number from the bdnih null, and the decoder 12 decodes all numbers from 1 to 2 -1. Therefore, when a zero sequence code appears in the last bits of registers 9-11, the logic zero signals appear on all outputs of the decoder, closing the logic elements AND 5-7 and creating a zero signal at the output of the logical element OR. Claims: Pseudo-random binary signal generator according to the author. No. 632067, about tl and h and W and and with. so that, in order to increase the number of generic | pseudo-random sequences, it introduced a descrambler whose inputs are connected to the output of cyclic shift registers of the program block, and the outputs of the inputs to the logic elements and.