Генератор содержит генератор тактовых импульсов 1, делитель 2 частоты с коэффициентом делени п, генератор 3 т-последовательиости , N-входовый сумматор 4 по модулю два логические элементы И 5-7 и блок программ 8, состо щий из N п-разр диых циклических регистров сдвига 9-11. Выходной сигнал снимаетс с выхода 12.The generator contains a clock pulse generator 1, a frequency divider 2 with a division factor n, a generator of 3 t-sequences, an N-input adder 4 modulo two logic elements AND 5-7 and a program block 8 consisting of N n-bit cyclic registers shear 9-11. The output signal is removed from output 12.
Генератор 3 т-последовательности в данном случае выполнен в виде N-разр дного регистра сдвига с обратной св зью.The generator of the 3t-sequence in this case is designed as an N-bit shift register with feedback.
Генератор работает следующим образом.The generator works as follows.
Вырабатываемые генераторо.м 1 тактовые импульсы частоты осуществл ют последовательное продвижение записанной в регистрах сдвига 9-11 двоичной инфор.мации . При этом каждое п-разр дное двоичное число, наход щеес в течение периода г - J-- генератора 1 в выходных разр дах этих регистров, определ ет величину сдвига сигналов генератора 3. Логические элеменТ1 1 И 5-7 в зависимости от состсчний выходов регистров сдвига 9-И открыты или закрыты и в соответствии с этим пропускают или не пропускают двоичные сигналы разр дов генератора 3 на входы сумматора 4 по модулю два.The frequency clock generated by oscillator m. 1 carries out sequential advancement of the binary information recorded in shift registers 9-11. At the same time, each n-bit binary number located during the period r - J-- of generator 1 in the output bits of these registers determines the amount of shift of the signals of generator 3. Logical elements T1 1 And 5-7 depending on the outputs of the registers The 9-I shift is open or closed and, accordingly, the binary signals of the generator 3 bits to the inputs of the adder 4 modulo two are passed or not passed.
В результате псевдослучайной последовательности импульсы с выхода делител частоты 2 с частотой следовани ffin поступают на тактовый вход генератора 3, измеп состо ние разр дов этого генератора. Таким образом, за длительность периода т-последовательности генератора 3 на выходе сумматора 4 по вл ютс сигналы всех 1 двоичных символов генерируемой устройством псевдослучайной последовательности .As a result of a pseudo-random sequence, pulses from the output of frequency divider 2 with the following frequency ffin are sent to the clock input of generator 3, and the state of the bits of this generator is measured. Thus, over the duration of the period of the t-sequence of the generator 3, the signals from all 1 binary symbols generated by the device of a pseudo-random sequence appear at the output of adder 4.