SU661793A1 - Method of reconstruction of non-homogeneous structure with faulty cells at embodying of a computer - Google Patents

Method of reconstruction of non-homogeneous structure with faulty cells at embodying of a computer

Info

Publication number
SU661793A1
SU661793A1 SU762338855A SU2338855A SU661793A1 SU 661793 A1 SU661793 A1 SU 661793A1 SU 762338855 A SU762338855 A SU 762338855A SU 2338855 A SU2338855 A SU 2338855A SU 661793 A1 SU661793 A1 SU 661793A1
Authority
SU
USSR - Soviet Union
Prior art keywords
cells
cell
column
buses
information
Prior art date
Application number
SU762338855A
Other languages
Russian (ru)
Inventor
Владимир Гивиевич Чачанидзе
Владислав Валентинович Игнатущенко
Гурам Георгиевич Асатиани
Любовь Владимировна Скобелева
Тенгиз Отарович Кублашвили
Original Assignee
Ордена Ленина Институт Проблем Управления
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Проблем Управления filed Critical Ордена Ленина Институт Проблем Управления
Priority to SU762338855A priority Critical patent/SU661793A1/en
Application granted granted Critical
Publication of SU661793A1 publication Critical patent/SU661793A1/en

Links

Description

(54) СПОСОБ ПЕРЕСТРОЙКИ ОДНОРОДНОЙ СТРУКТУРЫ С НЕИСПРАВНЫМИ ЯЧЕЙКАМИ ПРИ РЕАЛИЗАЦИИ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ структуры 2 - информационна  шина; 3 - неисправна   чейка. На фиг. 2 реализаци  вычислительного устройства в однородной структуре с нечсправ ными  чейками, где: 4 -  чейка, за н та  в реализации вычислительного устройства; 5 - йеиспользованна  информациониа  шина; 6 - использованна  информационна  шина; 7 - входы и выходы вычислительного устройства. На фиго 3 - однородйа  структура с исключенными неисправными  чейками, где; 8 -  чейка однородной структуPfcj , в которой входные горизонтальные (вертикальные), информационные шины подключены-к выходным горизонтальным (вертикальньм) информационным шинам; 9 - блокированна   чейка однородной структуры; 10 - адресна  шина На фиг., 4 - реализаци  вычислительного устройства в однородной структуе е с исключенными Неисправными  чейками Осуществление- спос.оба перестройки однородной структуры с неисправными  чейками при рё 1Лизации вбзчис ителвных устройств проходит, в следующей последовательности Пусть дана однородна  структура,  чейки которой рас положены в узлах двухмерной с целочисленными координатами, и ко ординаты, например, и 3;1 неисправных  чеек 3. В  чейках 1, pacttort женных на. строках  чеек 3, входн1ие вертикальные информационные шины 2 подклн5чают к вьаходным вертикальным информационным шинаМ 2, преобразу  их в  чейки 8. ьнало ичнсз в  чёйка:х {эасположенных на столбцах неисправных 3, входные горизонтальные информационные шины 2 подключают к выходным 1Ю рйзонтальным информационным шинам 2,.преобразу  их в  чейки 8, Затем каждую из горизонтальных адресных шин Ю, начина  со строки неисправной  чейки 3, отключают от  чеек 1 своей строки и подключают к.  чейкам 1 последующей строки, а каждую из вертикальных адресных шин 10, начина  со столбца неисправной  чейки 3, отключают от  чеек 1 своего столбца и подключают к  чейкам 1 пос ледующего столбца. В результате  чей ки 3 Преобразуютс  в  чейки 9, т.е. окажутс  заблокированными.(54) METHOD OF REMOVING A HOMOGENEOUS STRUCTURE WITH FALSE CELLS WHEN REALIZING COMPUTER DEVICES OF STRUCTURE 2 - information bus; 3 - the cell is faulty. FIG. 2 implementation of a computing device in a homogeneous structure with invalid cells, where: 4 is a cell, which is wrong in the implementation of a computing device; 5 - used information bus; 6 - used information bus; 7 - inputs and outputs of the computing device. Fig 3 is a homogeneous structure with excluded defective cells, where; 8 - a cell of a homogeneous structure Pfcj, in which the input horizontal (vertical), information buses are connected to the output horizontal (vertical) information buses; 9 - blocked cell of homogeneous structure; 10 - address bus In Fig., 4 - implementation of a computing device in a homogeneous structure with excluded Faulty cells Implementation - the method of restructuring a homogeneous structure with faulty cells when Ёe 1Liization of the total number of devices runs, in the following sequence Let a homogeneous structure, the cells of which located at two-dimensional nodes with integer coordinates, and coordinates, for example, and 3; 1 faulty cells 3. In cells 1, the pacttort is not valid. rows of cells 3, the input vertical information buses 2 connect to the start-up vertical information buses M 2, convert them into cells 8. Logos are in the cell: x {located on the columns of faulty 3, the input horizontal information buses 2 are connected to the output cables of the horizontal information buses 2 To convert them into cells 8, Then each of the horizontal address buses Yu, starting with the line of the defective cell 3, disconnect 1 cell of its own line from the cell and connect it to the cell 1 of the next line, and each of the vertical address bar 10, starting at column defective cell 3, cell 1 is disconnected from its column and connect to cells 1 pos leduyuschego column. As a result, whose ki 3 is converted into cells 9, i.e. will be blocked.

Claims (2)

661793 Таким образом, использование данного способа позвол ет при обнаружении неисправных  чеек перестроить однородную структуру один раз и реализовать различные вычислительные устройства без изменени  их структурных схем, что, естественно- приводит к значительному повь иению быстродействи  реализации вычислительных устройств в однородных структурах и дает ощутимый технико-экономический эффект. Формула изобретени  Способ перестройки однородной структуры с неисправными  чейками при реализации вычислительных устройств, состо щий в исклйчении неисправных  чеек и подключении  чеек неиспользованных строк и столбцов однородной (Структуры ,от ли ча ющ и и с   тем, что, с целью Повышени  быстродействи , в ка щой из  чеек, распойоженных на строке неисправной  чейки , входные вертикальнее информационные шины подкллчают к выходным вертикальнам информационным юингии, а в из  чеек, расположенных на столбце неисправной   хейки, входные горизвйтальныё информационные шины Пддйлючают к выходным горизонтальным информационным шинам, затем каждую из горизонтальных адресных шин, начина  со строки -неисправной  чейки, отключают от своей -строки и подключают к  чёйкаа  последук цей строки, а каждою из вертикальных адресных шин, начина  со столбца неисправной  чейки, отключают от  чеек своего столбца и подключают к  чейкам последунвдего столбца. Источники информации, прин тые во внимание при экспертизе 1. Койфман Д.А. Регул рное локальное резереированиё и перестройка в вйгчислительных средах. Новосибирск, Наука, 1970, с. 35. 661793 Thus, using this method, upon detection of defective cells, it is possible to rebuild a homogeneous structure once and to implement various computing devices without changing their structural diagrams, which naturally leads to a significant increase in the speed of the implementation of computing devices in homogeneous structures and gives a tangible technical structure. economic effect. The invention The method of restructuring a homogeneous structure with defective cells in the implementation of computing devices, which consists in eliminating faulty cells and connecting cells of unused rows and columns of a homogeneous (Structural, alternating and with the fact that, in order to improve speed, from the cells located on the line of the malfunctioning cell, the upstream information buses connect to the output verticals of information Yingi, and from the cells located on the column of the malfunctioning heik, the input g Original information buses are sent to output horizontal information buses, then each of the horizontal address buses, starting with the line of the faulty cell, disconnected from its line, and connected to the cell after the row, and each of the vertical address buses, starting with the column of the malfunctioning cell, disconnect from the cells of their column and connect to the cells after the last column.Sources of information taken into account during the examination 1. Kojfman D.A. Regular localization and reorganization in enumerative environments. Novosibirsk, Science, 1970, p. 35 2. Ускач М.А. Разработка и исследование многофункциональных перестраиваемЕзСс элементов и устройств на МДП-интегральных схемах. Дис. на соискание уч. степени к.т.н., М., 1970.2. Ukach MA Development and research of multifunctional tunable ESS elements and devices on MIS-integrated circuits. Dis. for competition uch. Degrees Ph.D., M., 1970.
SU762338855A 1976-03-26 1976-03-26 Method of reconstruction of non-homogeneous structure with faulty cells at embodying of a computer SU661793A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762338855A SU661793A1 (en) 1976-03-26 1976-03-26 Method of reconstruction of non-homogeneous structure with faulty cells at embodying of a computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762338855A SU661793A1 (en) 1976-03-26 1976-03-26 Method of reconstruction of non-homogeneous structure with faulty cells at embodying of a computer

Publications (1)

Publication Number Publication Date
SU661793A1 true SU661793A1 (en) 1979-05-05

Family

ID=20653795

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762338855A SU661793A1 (en) 1976-03-26 1976-03-26 Method of reconstruction of non-homogeneous structure with faulty cells at embodying of a computer

Country Status (1)

Country Link
SU (1) SU661793A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508636A (en) * 1993-05-24 1996-04-16 Csem Centre Suisse D'electronique Et De Microtechnique Sa Electronic system organised as an array of cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508636A (en) * 1993-05-24 1996-04-16 Csem Centre Suisse D'electronique Et De Microtechnique Sa Electronic system organised as an array of cells

Similar Documents

Publication Publication Date Title
US4215401A (en) Cellular digital array processor
US5070446A (en) Method of simulating a hexagonal array of computer processors and/or memories
JPH0675986A (en) Large scale parallel computing system device
KR920006997A (en) Redundant Circuit
NL7504984A (en) LONGITUDINAL PARITY GENERATOR FOR A MAIN MEMORY.
SU661793A1 (en) Method of reconstruction of non-homogeneous structure with faulty cells at embodying of a computer
Rosa On reverse Steiner triple systems
CN110059809B (en) Computing device and related product
US3562502A (en) Cellular threshold array for providing outputs representing a complex weighting function of inputs
JPS56114062A (en) Multiplex information process system
JPS5223235A (en) Input/output multiprocessor
Laffey The number of solutions of xp= 1 in a finite group
SU637871A1 (en) Shift register
SU809135A1 (en) Device for complex synchronization
SU736170A1 (en) Programmable memory
US3568159A (en) Multimatch processing system
Yeh et al. 2.5 n-step sorting on n/spl times/n meshes in the presence of o (/spl radic/n) worst-case faults
JPS5294784A (en) Semiconductor device
Vermes Certain classes of series to series transformation matrices
JPS57155672A (en) Feature extracting circuit system of 2-dimensional pattern
Mendelsohn Some examples of man—machine interaction in the solution of mathematical problems
SU1256041A1 (en) Device for compressing binary vectors
SU423135A1 (en) DEVICE FOR MULTIPLICATION AND REDUCTION IN THE DEGREE
SU1137458A1 (en) Function switch
GB2020458A (en) Improvements in or relating to array processors