Изобретение относитс к технике св зи и может использоватьс при приеме частотно-манипулиройанных сиг налов . Известно устройство дл демодул ции частотно-манипулированных сигналов , содержащее последовательно соединенные входной фильтр, формирователь импульсов и регистр сдвига, выходы которого подключены к входам элементов И, а другой вход соерцинен с выходом генератора тактовых импуль сов 1 . Однако известное устройство недостаточно помехоустойчиво. Цель изобретени - повышение поме хоустойчивости устройства. I Дл этого в устройство ДЛЯ демоду л ции., частотно-манипулированных сигналов , содержащее последовательно соединенные входной фильтр, формирователь импульсов и регистр сдвига, выходы которого подключены к входам элементов И, а другой вход соединен с выходом генератора: тактовых импуль сов, введены коммутатор, дифференциальный усилитель, последовательна со диненные блок задани порогового уро н , компаратор и выходной триггер, последовательно соединенные первый регистр пам ти, первгай блок сигналов весовых коэффициентов и первый сумматор , последовательно соединенные второй регистр пам ти, второй блок сигналов весовых коэффициентов и второй сумматор, выход которого и выход первого сумматора подключены к входам дифференциального усилител , выход которого подключен к другому входу компаратора, при этом выход формировател импульсов подключен к первому входу коммутатора, выходы которого и выходы элементов И подключены к соответствующим входам первого и второго регистров пам ти, на сбросовые входы которых, на второй вход коммутатора и на другой вход выходного триггера подан синхронизирующий сигнал . На чертеже представлена структурна электрическа схема предложенного устройства. Устройство ДЛЯ демодул ции частотно-манипулированных сигналов содержит входной, фильтр 1, формирователь 2 импульсов , регистр сдвига 3, элементы И 4 и 5, генератор 6 тактовых импульсов, коммутатор 7, дифференциальный усилитель 8, блок 9 задани порогового уровн , компаратор 10, выходной триггер 11, 3 первый регистр пам ти 12, первый бло 13 йиггналов весовых коэффициентов, первый сумматор 14, второй регистр пам ти 15, второй блок 16 сигналов весовых коэффициентов и второй сумма тор 17. Устройство работает следующим образом Частотно-манипулированный сигнал пбстS naef чёрёз входной фйльгр Гна вход формировател 2, где осуществл етс преобразование входного сигнала в последовательность коротких импуль сов. Моменты по влени этих импульсов совпадают с моментами пересечени входным сигналом нулевой оси.. Импульсы с выхода формировател 2 поступают на вход регистра сдвига 3 Рабочие частоты входного частотно манипулированного сигнала - ( и , причем сОц Wj2,. Если в тракте передачи помеха отсутствует, то длительность между нул ми.входного сигнала будет равна Д t rt/co или д t|,, Toчнo такому интервалу времени будет равна длительность между импульсами поступающими на вход регистра сдвига 3. При передаче сигнала с частото со(, или близкой к этой частоте, импульсы , соответствующие моментам по влени нулей входного сигнала, буду об, зательно по вл тьс на выходе элемента, И 4. Если передаетс сигнал с частотой C0|j,, импульсы, соответствующие моментам по влени нулей вход ного сигнала, будут по вл тьс на в1ых6дё элёмёнта И 5.Если под дёйствием помехи интервал д t или Д-tp будет искажен незначительно, импуль сы будут также по вл тьс на выходах элементов И 4,5 соответственно. В случа е значительных искажений принимаемого сигнала при передаче сигнала частоты 60j. импульсы по вл ютс на выходе элемента И 5, а при передаче сигнала с частотой 60 р на выходе элемента И 4, Анализ сигналов начинаетс с момента поступлени им пульсного сйгнйла тактовой синхрони зации на вход коммутатора 7. Этим импульсом коммутатор 7 и пер1вый и второй регистры пам ти 12,15 устанавливаютс в исходное состо ние запись нулей во все чейки (сброс), исходное состо ние коммутатора 7 нулевые потенциалы на всех его выходных шинах. Состо ние сигналов на выходе коммутатора 7 измен етс по мере поступлени импульсов с вы хЬда ф6рл 1Йров атёл 2 после устаноЪки коишутатора 7 в исходное состо ние . При поступлении первого после импульса синхронизации им :1улбС його сигнала с выхода формировател 2 на выходной шине коммутатора 7, подклю ченной к первым чейкам первого и втброго регистров пам ти 12, l5 tiд витc потенциал единицы. При :поступ лении второго импульсного сигналас выхода формировател 2 пот.енциал единицы по витс на шине, коммутатора 7, подключенной к вторым чейкам обоих регистров пам ти 12,15 и т.д. Потен-циал единицы может иметь место только на одной из выходных шин коммутатора 7. Этим потенциалом разрешаетс запись информации, поступающей с выхода элемента И 4 или элемента И 5 в соответствующие чейки первого и второго регистров пам ти 12 или 15, Импульс формировател 2 записываетс в качестве единицы в первый каскад регистра , сдвига 3. Одновременно он поступает на вход коммутатора 7, после чего коммутатор 7 измен ет свое состо ние. Поскольку до этого он находилс в исходном состо нии, единица по витс на той входной шине коммутатора 7, котора подключена к первым чейкам обоих регистров пам ти 12,15. После записи единицы в первый каскад регистра сдвига 3 через некоторое врем , равное времени распространени сигнала через элементы И 4,5, на их выходах по витс сигнал, который будет записан в качестве единицы в первую чейку первого регистра пам ти 12 или в первую чейку второго регистра пам ти 15. Таким образом, коммутатор 7 разрешает запись в ту чейку первого или второго регистров пам ти 12 или 15, котора имеет пор дковый номер, соответствующий пор дковому номеру импульса с выхода формировател 2 с момента окончани сигнала тактовой синхронизации. Таким образом, к моменту по влени следующего импульса тактовой синхронизации в обоих регистрах пам ти 12 и 15 будет записано некоторое число, представленное в двоичном коде. Причем если на отрезке тактовой синхронизации передавалс сигнал с частотой 60 и помехи в канале отсутствовали, то к моменту по влени импульса тактовой синхронизации в перврм регистре пам ти 12 будут записаны, все единицы; а во втором регистре пам ти 15 все нули и наоборот , если на том же отрезке передавалс сигнал с частотой WPJ и помехи в канале отсутствовали. Потенциальные сигналы с выходов обоих регибтров пам ти 12,15 поступают на вход первого и второго блоков 13,16 сигналов весовых коэффициентов, а с выходов этих блоков на входы первого и второго сумматоров 14 и 17. Сигналы с выхода обоих сумматоров 14 и 17 лоступают на дифференциальный усилитель 8. Разностный сигнал поступает на вход компаратора 10, г-дё осуществл етс его сравнение с напр жением, задаваемым блоком 9. Состо ние компаратора 10 опрашиваетс в .т по влени тактовог6 ймпульса и запоминаетс выходным три г гёрЪм 11, выход которого вл етс выходом всего устрой-The invention relates to a communication technique and can be used when receiving frequency-manipulated signals. A device for demodulating frequency-manipulated signals is known, comprising a serially connected input filter, a pulse shaper and a shift register, the outputs of which are connected to the inputs of the AND elements, and the other input is coaxial with the output of the clock pulse generator 1. However, the known device is not sufficiently robust. The purpose of the invention is to increase the interference resistance of the device. I To do this, a device for demodulation, frequency-manipulated signals containing serially connected input filter, pulse shaper and shift register, the outputs of which are connected to the inputs of elements AND, and another input connected to the output of the generator: clock pulses, a switch , differential amplifier, serially connected threshold level setting unit, comparator and output trigger, serially connected first memory register, first weight signal weighting unit and first sum Ator, the second memory register connected in series, the second block of weighting signals and the second adder, the output of which and the output of the first adder are connected to the inputs of the differential amplifier whose output is connected to another comparator input, while the output of the pulse former is connected to the first input of the switch, the outputs which and outputs of the elements And are connected to the corresponding inputs of the first and second memory registers, to the fault inputs of which, to the second input of the switch and to the other input of the output three A goverh is given a sync signal. The drawing shows a structural electrical circuit of the proposed device. A device for demodulating frequency-manipulated signals contains an input, a filter 1, a shaper 2 pulses, a shift register 3, elements 4 and 5, a generator of 6 clocks, a switch 7, a differential amplifier 8, a threshold level setting unit 9, a comparator 10, an output trigger 11, 3, the first register of memory 12, the first block of 13 weighting factors, the first adder 14, the second register of memory 15, the second block of 16 signals of weighting coefficients and the second sum of the torus 17. The device works as follows nal pbstS naef choroz input fylgr Gná input shaper 2, wherein the input signal is performed in a series of short conversion momenta. The moments of occurrence of these pulses coincide with the moments when the input signal crosses the zero axis. The pulses from the output of shaper 2 are fed to the input of shift register 3 The operating frequencies of the input frequency-manipulated signal are (and, moreover, the Wj2 signal is absent, then the duration between the zero mi of the input signal will be equal to D t rt / co or d t | ,, The exact time interval will be equal to the duration between the pulses supplied to the input of shift register 3. When transmitting the signal from frequency s (or close to this frequency, pulses corresponding to the moments of occurrence of zeros of the input signal will appear on the output of the element, AND 4. If a signal is transmitted with a frequency of C0 | j, pulses corresponding to the moments of the appearance of zeros of the input signal will appear on If the interference is in the interval d t or D-tp will be slightly distorted, the pulses will also appear at the outputs of the elements 4.5 and 4.5 respectively. In case of significant distortions of the received signal during the transmission of the signal of frequency 60j. pulses appear at the output of the element And 5, and when transmitting a signal with a frequency of 60 p at the output of the element 4, the signal analysis begins from the moment the pulse synchronous clock synchronization arrives at the input of the switch 7. With this impulse the switch 7 and the first and second registers Memories 12,15 reset the zeroes to all cells (reset), the initial state of the switch 7 has zero potentials on all its output buses. The state of the signals at the output of the switch 7 changes as the pulses arrive at the initial state 2 after you install the co-futher 7. When the first one after the synchronization pulse arrives, it is the first signal from the output of the driver 2 on the output bus of the switch 7 connected to the first cells of the first and second memory registers 12, l5 ti d vitc unit potential. When: the arrival of the second pulse signal from the output of the generator 2, the potential of the unit is on the bus, the switch 7 connected to the second cells of both memory registers 12.15, etc. The unit potential can take place only on one of the output buses of the switch 7. This potential permits the recording of information coming from the output of an AND 4 element or an AND 5 element into the corresponding cells of the first and second memory registers 12 or 15. The impulse of the former 2 is written to quality of the unit in the first stage of the register, shift 3. At the same time, it enters the input of the switch 7, after which the switch 7 changes its state. Since it was previously in the initial state, the unit is on the input bus of switch 7, which is connected to the first cells of both memory registers 12,15. After the unit is written to the first stage of the shift register 3 after some time equal to the time of signal propagation through the AND 4.5 elements, a signal is output at their outputs that will be recorded as a unit in the first cell of the first memory register 12 or in the first cell of the second memory register 15. Thus, the switch 7 allows writing to the cell of the first or second memory registers 12 or 15, which has a sequence number corresponding to the pulse number from the output of the driver 2 since the end of the clock signal ronizatsii. Thus, by the time the next clock synchronization pulse appears, a certain number represented in binary code will be recorded in both memory registers 12 and 15. Moreover, if a signal with a frequency of 60 was transmitted on the clock synchronization segment and there were no interferences in the channel, then by the time the clock synchronization pulse appears in the first memory register 12, all units will be recorded; and in the second register of memory 15, all zeros and vice versa, if a signal with a WPJ frequency was transmitted on the same segment and there were no interferences in the channel. Potential signals from the outputs of both memory registers 12,15 are fed to the input of the first and second blocks 13,16 signals of weighting factors, and from the outputs of these blocks to the inputs of the first and second adders 14 and 17. Signals from the output of both adders 14 and 17 enter differential amplifier 8. A differential signal is fed to the input of comparator 10, gd is compared with the voltage set by block 9. The state of comparator 10 is interrogated in the appearance of clock pulses and is remembered by output three gyrmy 11, the output of which is em the release of all ustroy-