Claims (1)
На чертеже изображена структурна электрическа схема логического селектора импульсов по длительности. Логический се.тектор импульсов содержит линию 1 задержки, вход которой подключен к шине 2 входного сигнала, элемент 3 совпадени , первый вход которого подсоединен к выходу линии задержки, триггеры 4 и 5, входы синхронизации которых подключены к двум отводам линии 1 задержки, а информационные входы - к шине 2, элемент И-НЕ 6, входы которого подключены к единичным выходам триггеров 4 и 5, а выход соединен с четвертым входом элемента 3 совпадени и с входом установки «О триггера 4. Выход триггера 4 подключен ко второму входу элемента совпадени и к входу установки «О триггера 5, инверсный выход которого соединен с третьим входом элемента совпадени . В исходном положении триггеры 4 и 5 наход тс в нулевом состо нии, элемент 3 совпадени закрыт низким потенциалом с выхода триггера 4 по второму входу и с выхода линии 1 задержки но первому входу, а открыт потенциалом логической «1 с инверсного выхода триггера 5 по третьему входу и потенциалом логической «1 с выхода элемента И-НЕ 6 по четвертому вхоВходной импульс поступает на информационные входы триггеров 4 и 5 и через линию задержки на первый вход элемента 3 совпадени . Если длительность входного импульса больше, чем врем задержки на первом отводе линии 1, то на входе синхронизации триггера 4 по вл етс сигнал логической «1 и триггер 4 переключаетс в единичное состо ние, элемент 3 совпадени открываетс по второму входу. Если длительность входного импульса меньше, чем врем задержки на втором отводе линии 1, то триггер 5 остаетс в нулевом состо нии, так как на информационном входе к моменту прихода импульса синхронизации с отвода линии задержки 1 устанавливаетс потенциал логического «О и элемент 3 совпадени по третьему входу остаетс в открытом состо нии. С выхода элемента И--НЕ 6 потенциал логической «1 также открывает элемент совпадени по четвертому входу. К моменту прихода импульса с выхода линии задержки элемент совпадени открыт по трем входам, поэтому на выходе селектора входной импульс поступает без изменени длительности с фиксированной задержкой , определ емой параметрами линии задержки . Если длительность входного импульса 4 меньше, чем врем задержки на первом отводе линип 1, то триггер 4 устанавливаетс в нулевое состо ние, элемент совпадени закрыт низким потенциалом с выхода триггера 4 по второму входу и импульсы на выходе селектора отсутствуют. В случае, если длительность входного импульса больше, чем врем задержки на втором отводе линии 1, то триггеры 4 и 5 переключаютс в состо ние «1, открываетс элемент И-НЕ 6, низким потенциалом с выхода элемента И-НЕ 6 элемент 3 совпадени закрываетс по четвертому входу, одновременно триггер 4 переключаетс в нулевое состо ние, триггер 5 потенциалом «О с выхода триггера 4 устанавливаетс также в нулевое состо ние, а элемент 3 совпадени по второму входу закрываетс , по третьему же и четвертому входам элемент совпадени открыт высокими потенциалами с инверсного выхода триггера 5 и элемента И-НЕ 6 соответственно. Кроме того, импульс с выхода триггера 5 может служить дополнительной информацией о наличии на входе импульсов, длительность которых превышает заданный диапазон , а импульс на выходе линии задержки при отсутствии импульсов на входе селектора и триггера 5 - информацией о поступлеиии на селектор импульсов с длительностью, меньшей нижнего предела заданного диапазона . Формула изобретени Логический селектор импульсов по длительности , содержащий линию задержки, вход которой подключен к входной шине, а выход - к иервому входу элемента совпадегни , отличающийс тем, что, с целью обеспечени селектировани импульсов в заданном диапазоне длительностей без изменени параметров входного сигнала с фиксированной задержкой относительно входного сигнала, в него введены триггеры и элемент И-НЕ, причем информационные входы триггеров подключены к входной шине , входы синхронизации - к отводам линии задержки, пр мой выход первого триггера - к установочному входу второго триггера , к второму входу элемента совпадени и к первому входу элемента И-НЕ, инверсный выход второго триггера - к третьему входу элемента совпадени , а пр мой выход - к второму входу элемента И-НЕ, ыход которого соединен с четвертым входом элемента совпадени и с установочным входом первого триггера. Источники информации, прин тые во внимаиие при экспертизе 1- Авторское свидетельство СССР № 456359, кл. Н ОЗК 5/18, 1975.The drawing shows a structural electrical circuit of a logical pulse selector for duration. The logical se.pulse detector contains a delay line 1, the input of which is connected to the input signal bus 2, a coincidence element 3, the first input of which is connected to the output of the delay line, triggers 4 and 5, the synchronization inputs of which are connected to two taps of the delay line 1, and inputs to bus 2, element IS-HE 6, the inputs of which are connected to the single outputs of flip-flops 4 and 5, and the output is connected to the fourth input of the coincidence element 3 and to the input of the setting "About the trigger 4. The output of the trigger 4 and to ix One setting is "On Trigger 5, the inverse output of which is connected to the third input of the match element. In the initial position, the triggers 4 and 5 are in the zero state, the coincidence element 3 is closed by a low potential from the output of the trigger 4 on the second input and from the output of the delay line 1 on the first input, and is opened by the potential of the logical 1 on the inverse trigger output 5 on the third the input and potential of the logical < 1 > from the output of the element AND-HI 6 through the fourth input input pulse arrives at the information inputs of the flip-flops 4 and 5 and through the delay line to the first input of the element 3 coincidence. If the input pulse duration is longer than the delay time on the first tap of line 1, then a logical ' 1 signal appears at the sync input of trigger 4 and the trigger 4 switches to one state, the coincidence element 3 opens at the second input. If the duration of the input pulse is shorter than the delay time on the second tap of line 1, then the trigger 5 remains in the zero state, since the information input by the moment of arrival of the synchronization pulse from the tap of the delay line 1 sets the potential of the logical the input remains open. From the output of the element AND - NOT 6 the potential of the logical "1 also opens the element of coincidence on the fourth input. By the moment of arrival of the pulse from the output of the delay line, the coincidence element is open through three inputs, therefore, at the output of the selector, the input pulse arrives without changing the duration with a fixed delay determined by the parameters of the delay line. If the duration of the input pulse 4 is shorter than the delay time on the first tap of linip 1, then the trigger 4 is set to zero, the coincidence element is closed by a low potential from the output of trigger 4 on the second input and there are no pulses at the output of the selector. In case the duration of the input pulse is longer than the delay time on the second branch of line 1, then triggers 4 and 5 switch to state "1, AND-NE 6 opens, low potential from output of IS-NOT 6, match 3, closes on the fourth input, simultaneously, the trigger 4 switches to the zero state, the trigger 5 by the potential "O from the output of the trigger 4 is also set to the zero state, and the coincidence element 3 on the second input is closed, on the third and fourth inputs the coincidence element is opened by high potentials alai with inverse trigger output 5 and element AND-NOT 6, respectively. In addition, the pulse from the output of the trigger 5 can serve as additional information about the presence of pulses at the input, the duration of which exceeds the specified range, and the pulse at the output of the delay line in the absence of pulses at the input of the selector and trigger 5 - information about the arrival of the pulse selector with a duration shorter than the lower limit of the specified range. Claims A logical pulse selector with duration, containing a delay line, the input of which is connected to the input bus, and an output to the input of the element matching, characterized in that, in order to ensure the selection of pulses in a given range of durations without changing the input signal parameters with a fixed delay with respect to the input signal, triggers and an NAND element are entered into it, the trigger inputs are connected to the input bus, the synchronization inputs are connected to the taps of the delay line, The first output of the first trigger is to the setup input of the second trigger, to the second input of the match element and to the first input of the NAND element, the inverse output of the second trigger to the third input of the coincidence element, and the direct output to the second input of the NAND element, output which is connected to the fourth input of the matching element and to the installation input of the first trigger. Sources of information taken into consideration in the examination 1- USSR Copyright Certificate № 456359, cl. N OZK 5/18, 1975.